[发明专利]由若干阻性铁电存储单元组成的存储装置

说明书

本发明涉及一种如权利要求1的前序部分所述的由若干阻性铁电存储单元组成的存储装置。

对于其单元极板电压固定地位于存储装置供电电压的一半(Vcc/2)的铁电存储装置而言，其特征在于快速的存储操作。但是，该存储装置中会出现如下问题，即存储电容内存储的数据有可能遭受损失：因为一旦选择晶体管阻断后，存储电容处的单元节点便是浮置的，而且该单元节点会相对于半导体基片形成寄生pn结，所以通过该pn结而强制产生的漏电流将促使单元节点电压降至地电压Vss。此时，铁电存储电容的另一节点位于固定的单元极板电压Vcc/2上。由此，铁电存储电容的内容因再编程而可能遭到破坏。

为了避免该数据损失，可以在存储单元内容被破坏之前对其进行刷新，这类似于DRAM的情况。通过如下方式来进行该刷新，即把存储装置的位线预充电到半供电电压Vcc/2，而且通过激活字线把单元节点同样也充电到半供电电压Vcc/2，使得通过存储电容的下降为0V。

这种刷新的费用较高，而且需要应当尽可能避免的附加操作。

US5121353A讲述过一种具有铁电存储单元的存储装置，它可以静态地工作，而且也取消了刷新。但对此必须为每个存储电容分配两个选择晶体管，并将它们分别连接在不同的字线上，这样便提高了该已知存储装置的费用。

因此，本发明的任务在于，创造一种构造简单的、由若干阻性铁电存储单元组成的存储装置，所述存储单元总是作如此设计，使得单元节点处的漏电流不再引起相应存储单元的再编程，由此可以取消对存储单元的刷新。

根据本发明，在权利要求1的前序部分所述的存储装置中，该任务通过其特征部分所包含的特征来实现。

因此，在本发明的存储装置中，存储电容的两个电极、亦即所谓的电容节点通过电阻和一个由MOS晶体管构成的连接线而相互连结起来。该由沟道长度较大的MOS晶体管组成的连接线被保持在单元极板电压上。

如此来确定所述的电阻，使得其电阻值远远小于在选择晶体管漏极或源极与半导体基片之间由pn结形成的选择晶体管反向电阻的电阻值，其中，该电阻对读写过程只有极小的影响。

由此可以确保：一方面，读写过程几乎不受该电阻的影响，另一方面，相对于半导体基片的寄生pn结的漏电流可以通过该电阻得到补偿，这样，铁电存储电容的两个电容节点上便近似于单元极板电压。因此，存储电容再也不会发生不理想的再编程，从而也可取消刷新。

因此，本发明的实质是，需要与固定位于单元极板电压上的存储电容电极相连接的电阻端子或节点通过一个MOS晶体管而被保持在单元极板电压上，且所述MOS晶体管的沟道长度延伸了多个存储单元。于是，利用该MOS晶体管的漏极区或源极区，譬如20～100个存储单元可通过接触和譬如铝制导线而位于单元极板电压上。

此处给出了用于构造电阻以及构造由MOS晶体管组成的连接线的两种实施方案变型：

在第一种变型中，除了选择晶体管之外，电阻也通过在厚氧化物中进行掺杂来实现，其中，该电阻的一端通过具有较大沟道长度的MOS晶体管而被保持在单元极板电压上，且MOS晶体管的门极电压为VZ，而给该MOS晶体管的漏极和源极加上单元极板电压。在此，门极电压VZ作如此调整，使得单元极板电压在MOS晶体管的整个沟道上延伸。

在第二种变型中，各存储单元上的电阻和单元极板电压的输入均通过具有较长沟道的MOS晶体管来实现，其中-如同第一种变型一样-该MOS晶体管的漏极或源极位于单元极板电压上。在MOS晶体管门极上加上一个保持恒定值的电压VS，使得：要么对每个存储单元都产生一个电流，该电流对应于前文所述的、在pn结反向电阻值和读写过程方面的电阻条件，而且把电阻的相应端(电阻节点)拉至单元极板电压；要么对每个存储单元都产生一个电流，该电流对应于所述电阻条件，并在每个读和/或写过程之后、以及在加上和关断存储装置的供电电压时把门极电压VS置为一个值，使得相应存储单元内的存储电容的各个电极很快被拉至单元极板电压。后面所述的这种方法的优点在于，可以使存储电容的电极立即置为单元极板电压。在此，可以分别接通所有具有长沟道的MOS晶体管；但也可以只接通属于相应位线的、利用位线译码器选出的具有长沟道的MOS晶体管。