[发明专利]用于低介电常数材料的氧化抛光淤浆

说明书

背景

发明领域

本发明涉及用于抛光体系的淤浆，更具体地涉及在用低介电常数材料进行半导体加工中所用的化学机械抛光氧化淤浆。

相关技术的描述

集成电路是在基本上平的盘状硅片或基材(在下文中称作硅片)上制造的。硅片的表面细分成多个或成列的矩形区域，在其上形成通常彼此相同的光刻蚀影象。通过一系列公知的工艺步骤，每个矩形区域最后成为在硅片上的独立小片。

通常，集成电路小片(特别是在超大规模半导体集成电路中)通过在半导体晶片上沉积和构图一层或多层导电层、然后从绝缘体形成非导电层并覆盖导电层来制造。绝缘体通常是二氧化硅(SiO₂)电介质。这些层彼此堆积，形成非平面外形，通常这是由于在引出的导线上形成非导电层或介电层或由下面的导电层中的其它特征引起的。

随着集成电路器件更精细、进而更复杂，彼此堆积的层数目增加，且随着层数目增加，通常加剧了平面性问题。因此，在集成电路的加工期间使层平面化就成为一个主要问题，并且成为制造电路的主要费用。为了达到平面性要求已提出许多方法，最近，化学机械抛光(CMP)技术已用于使半导体晶片平面化。CMP的成功应用将是高度期望的，因为与在先前所应用的方法相比，CMP技术较简单。CMP技术通常使用含有化学淤浆的抛光块或垫或者多个块或垫。通过添加化学淤浆用这种块摩擦要进行平面化的层，其中化学淤浆有助于获得半导体晶片的平面性，以用于进一步加工。

用于抛光SiO₂基金属间介电层的必要参数是半导体工业公知的，SiO₂基电介质的抛光和磨损的化学和机械特性已得到相当好地开发。但是，SiO₂电介质的一个问题是介电常数较高，约为3.9或更高，这取决于包括残余含湿量在内的诸因素。结果，导电层之间的电容也较高，这限制了电路的操作速度(频率)。用于降低电容的方法包括引入电阻率值较低的金属例如铜，和由具有比SiO₂低的介电常数的绝缘材料来提供电绝缘。因此，非常希望将低介电常数材料引入半导体结构中，同时仍然能在半导体晶片的加工期间使用传统CMP体系对所得介电材料的表面进行抛光。

本文所述的“低介电常数材料”包括“有机聚合物材料、有机或无机的多孔介电材料、和多孔或无孔的共混或复合的有机和无机材料”。

通常这些是聚合物介电材料，它们具有独特的化学、机械和电性能，包括介电常数值小于3.0。这些低介电常数材料可包括有机含量较高的材料、具有高孔隙率的有机含量低和高的材料，基于硅氧型材料和无机材料的有机含量较低的材料，或表现出这些性能组合的材料。低介电常数薄膜可用各种技术来沉积，包括化学蒸气相沉积(CVD)和旋涂。有机聚合物材料通常在力学上是软的，能迅速表现出塑性形变，所以该聚合物材料易于被擦伤。但是与其力学灵敏度相比，有机聚合物通常是化学惰性的。聚合物介电材料的特性的组合使得水基聚合物CMP工艺难以进行。将这些低介电常数材料引入有前途的亚微细粒制造技术将使开发完善的CMP方法成为必要，本申请人已发现该方法还不能普遍用于SiO₂基CMP方法。

用于CMP和在光盘工业中的相关抛光用途的传统抛光研磨剂(例如SiO₂和Al₂O₃)通常通过化学沉淀法或通过火焰水解法来制备。在化学沉淀中，各个含氧盐颗粒通常从水溶液中沉淀出来。较粗的含氧盐颗粒经过过滤、干燥，然后经过称作煅烧的热加工，形成最终细分的氧化物粉末。在低的煅烧温度下制得表面积大的由极小颗粒组成的氧化物粉末。提高煅烧温度通常降低单位体积粉末的总表面积，而粒径相应地增加。

在火焰水解中，氯化或硅烷前体材料处于高温氢氧焰下。在进入火焰时，前体与氢和氧反应，并转化成最终的氧化物产物。所得氧化物粉末的粒径、粒径分布和表面积可通过改变工艺温度、在反应室内的停留时间和化学前体的相对浓度来控制。所形成的氧化物粉末由很小的初级颗粒组成，这些颗粒以称作聚集体的三维网络形式与其它初级颗粒很强地粘结。这些聚集体是力学稳定的，并被认为是不可变小的，即，它们在常用条件下不能断裂到初级颗粒的尺寸大小。聚集体本身通常与其它聚集体缠结，形成附聚物。

传统的抛光淤浆通过将附聚的氧化物粉末在机械搅拌下引入含水悬浮液中来制备。有限的悬浮稳定性通过引入分散剂或通过调节悬浮液的pH值来获得，从而达到足够高的ξ-电势以通过电荷相互作用赋予稳定性。随后的粒径减小过程通过破坏大颗粒附聚物来提高悬浮体稳定性和抛光性能。