[发明专利]垂直叠式现场可编程非易失存储器和制造方法有效
申请号: | 99815543.8 | 申请日: | 1999-04-29 |
公开(公告)号: | CN1339159A | 公开(公告)日: | 2002-03-06 |
发明(设计)人: | M·G·约翰逊;T·H·李;V·苏布拉马尼安;P·M·法姆瓦德;J·M·克莱维斯 | 申请(专利权)人: | 矩阵半导体公司 |
主分类号: | G11C13/00 | 分类号: | G11C13/00;G11C11/22;G11C17/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王勇,梁永 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 垂直 现场 可编程 非易失 存储器 制造 方法 | ||
本发明背景
1.本发明技术领域
本发明涉及低成本、高密度半导体存储器,具体地涉及当去掉电源时存储在存储器内数据不丢失和改变,即其内容为“非易失”的半导体存储器。
2.本发明背景
对更密集的半导体存储器有着日益增加的需求,客户们以更大数量连续购买这些存储器,正如每三年芯片位数(近似)翻两番,需要以更低成本更快增加密度以满足市场需要。
半导体非易失存储器可以分成两类:(1)在制造过程中数据被永久地写入其中并且其内容随后不能改变的存储器,称为“掩膜ROM”或“工厂编程ROM”;(2)在加工后存储器器件离开工厂之后可以向其提供数据的存储器。后一类称为“现场可编程存储器”,因为当半导体存储器芯片被用于最终用途时“在现场”由用户写入其内容。现场可编程存储器进一步分成“一次写入”存储器和“写入/擦除/再写入”存储器。这些一次写入存储器称为“PROM”(可编程只读存储器)或“OTPROM”(一次可编程只读存储器)。而提供写入/擦除/再写入能力的存储器被称为“UVEPROM”(紫外线擦除可编程只读存储器)或“EEPROM”(电擦除可编程只读存储器)或“Flash EEPROM”(快速和灵活EEPROM)。相反,在制造期间掩膜ROM的内容被永久存储,因此掩膜ROM不可擦除并且实际上是“在工厂一次写入”存储器。
现场可编程存储器比掩膜ROM灵活得多,因为它允许系统产品制造商为许多应用库存一种单独的通用零件类型,并且以大量不同方式在系统产品流程最后使一种零件类型个人化(对存储器内容编程)。这种灵活性使系统制造商更容易适应不同系统产品需求的波动,和更新和修改系统产品而不废弃(报废)现有的预编程掩膜ROM库存。但这种灵活性是有代价的:现场可编程存储器通常比掩膜ROM有着更低密度(每个芯片位更少)和更高成本(每一位更高价格)。客户更愿意买提供灵活性和方便性的现场可编程存储器,同时达到掩膜ROM的成本和密度。不幸地是,这种器件还不能获得。
掩膜ROM比现场可编程存储器密度高和便宜有两个原因。首先,由于掩膜ROM不支持擦除和重新写入功能,它们的外围电路不需要包含输入数据引导、写入定时或写入控制的任何专用电路或I/O端子。因此,掩膜ROM的外围电路可以比现场可编程非易失存储器的电路小。与现场可编程非易失存储器的模具尺寸相比,这减少了掩膜ROM模具尺寸的,使更多的掩膜ROM芯片可以安装在一个半导体晶片上,而降低了成本。
其次,由于掩膜ROM仅仅在工厂写入,它们的存储器单元可以仅仅为读取而设计和优化,通常它们的存储器单元仅仅包括单一电路元件(例如,单一MOS晶体管)。但是现场可编程非易失存储器的存储器单元必须包括对写入操作的支持。因此,现场可编程存储器单元通常包含几个电路元件:通常是在单一读取所需要的MOS晶体管上增加第二沟道氧化物镀膜栅极,或写入/擦除系列晶体管。现场可编程单元的额外元件消耗了额外的硅面积,使存储器单元面积比掩膜ROM存储器单元大。因此现场可编程非易失存储器的密度比掩膜ROM的密度低。
具有写入/读取/重新写入能力的现场可编程存储器也提供了更多的灵活性。它们允许更新、现场重新配置和能够使主机进行新应用,例如数字摄影、固态盘等。不幸地是,这些器件通常具有比一次可编程存储器低的密度和高的成本。
现在考虑用于这些存储器中存储器单元的设计,大多数非易失存储器单元已经利用了半导体器件,例如在单晶半导体衬底上构造的MOS场效应晶体管,结型晶体管,或结型二极管。这种方案只允许有限地垂直集成为第三维(即,与衬底平面相垂直),因为每个存储器单元包含构造在衬底上的一些元件。
常规非易失存储器单元使用大量连续光刻步骤制造,这限制了单元图形的几何形状。例如,图1所示的现有技术的掩膜ROM制造需要至少五次光刻掩膜步骤:(a)氮化物LOCOS构图;(b)多晶硅栅极构图:(c)触点构图:(d)金属构图;(e)利用离子注入构图的编程。这些步骤顺序执行,并且小心地将每个后续层与已经在存储器电路上构图的前一层对准,以保证每层的几何图形被印制在所需要的空间位置上。例如,在图1中的单元10中,离子注入层常规地对准以前构图的多晶硅层。
不幸地是,在大量半导体加工中所使用的光刻机不能完全地执行这些对准。它们具有“层失准容差”指标,该指标表示为当新的层对准存储器电路已经存在的层时可能引起的对准容差。这些失准容差迫使存储器单元设计人员使用比如果对准容差可忽略时所需要的更大的图形尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矩阵半导体公司,未经矩阵半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/99815543.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:利用可记录光盘的数据库更新方法及其设备
- 下一篇:纤维涂敷物及其使用的涂敷液