[发明专利]时钟信号发生器无效
| 申请号： | 00810662.2 | 申请日： | 2000-04-05 |
| 公开（公告）号： | CN1364340A | 公开（公告）日： | 2002-08-14 |
| 发明（设计）人： | D·多布拉米斯尔;F·利利;L·霍夫曼 | 申请（专利权）人： | 西门子公司 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085;H03L7/099;H03L7/181;H03M3/04 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 郑立柱,张志醒 |
| 地址： | 德国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 时钟信号发生器包含一个DDS电路(1),其以一个确定的频率(Fc_coarse)向上加频率字(N_coarse),并在发生溢出的情况下产生一个输出脉冲。为了降低抖动确定一个与DDS电路(1)的理想溢出时刻(t_i)一致的参数值(R2),输出脉冲生成电路(19)依赖于该参数值(R2)在应用一个另外的、较高频率(Fc_fine)的情况下为输出脉冲(MSB_fine)确定一个已校正的时刻并在这个已校正的时刻输出这个输出脉冲。 | ||
| 搜索关键词： | 时钟 信号发生器 | ||
【主权项】：
1.时钟信号发生器，具有一个DDS电路(1)用于根据确定的第一频率(Fc_coarse)向上加频率字(N_coarse)并用于如果DDS电路(1)发生溢出则产生一个输出脉冲(MSB_coarse)其特征在于，预先规定一个电路布置(2、3)，以便确定参数值(R2)，该值与DDS电路(1)的理想溢出时刻(t_i)一致，并预先规定一个输出脉冲生成电路(19)，以便依赖于由该电路布置(2、3)确定的参数值(R2)在应用高于第一频率(Fc_coarse)的第二频率(Fc_fine)的情况下为输出时钟脉冲(MSB_fine)确定已校正时刻并在这个已校正的时刻输出这个输出脉冲。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司，未经西门子公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00810662.2/，转载请声明来源钻瓜专利网。
