[发明专利]半导体存储元件的制造方法无效

专利信息
申请号: 00810882.X 申请日: 2000-07-27
公开(公告)号: CN1365520A 公开(公告)日: 2002-08-21
发明(设计)人: M·恩格哈德特;V·维恩里奇 申请(专利权)人: 因芬尼昂技术股份公司
主分类号: H01L21/8242 分类号: H01L21/8242
代理公司: 中国专利代理(香港)有限公司 代理人: 王岳,梁永
地址: 德国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种制造半导体存储元件、特别是DRAM或FRAM元件的方法,该半导体存储元件具有硅衬底、设置在所述衬底上的中间氧化物层(1)、由铁电材料制成或由具有高介电常数的材料制成并设置在所述中间氧化物层上的上层(3)、借助用穿孔掩模中的开口(5)进行的刻蚀引入的延伸到硅衬底和上层之间的接触孔,在预先步骤中形成该接触孔。对于穿孔掩模,使用由在高温下稳定的材料制成,以便在高温下精确稳定,因而可在该层上依次淀积O3/TEOS-SiO2,而没有损伤该层。利用穿孔掩模对中间氧化物层(1)进行刻蚀,以便形成凹槽(8’)。在由此得到的结构上淀积由O3/TEOS-SiO2制成的层。通过刻蚀,从凹槽(8’)底部去掉由O3/TEOS-SiO2制成的层,然后为了形成直到与硅衬底的界面的接触孔,通过刻蚀降低凹槽(8’),露出后者。
搜索关键词: 半导体 存储 元件 制造 方法
【主权项】:
1、一种制造用于半导体存储元件、特别是DRAM或FRAM元件的接触孔的方法,该半导体存储元件具有硅衬底、设置在所述衬底上的中间绝缘层(1)、设置在所述中间绝缘层上并由铁电材料制成或由具有高介电常数的材料制成的上层(3),该方法包括以下步骤:在上层(3)上形成穿孔掩模,在后来淀积工艺期间呈现温度稳定性的材料用于穿孔掩模;利用穿孔掩模,向中间绝缘层(1)中刻蚀上层(3)和凹槽(8’),直到残余厚度(d0);在后来的淀积工艺中,在由此获得的包括穿孔掩模的结构上淀积由O3/TEOS-SiO2制成的层;通过刻蚀,从凹槽(8’)的底部去掉由O3/TEOS-SiO2制成的层;和为了产生直到与硅衬底的界面的接触孔,通过刻蚀降低凹槽(8’),露出后者,由O3/TEOS-SiO2制成的层在刻蚀期间用做上层(3)的侧向密封剂。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司,未经因芬尼昂技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/00810882.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top