[发明专利]制造具有至少一个金属化平面的集成电路的方法无效
申请号: | 00812027.7 | 申请日: | 2000-08-18 |
公开(公告)号: | CN1377511A | 公开(公告)日: | 2002-10-30 |
发明(设计)人: | S·施瓦尔兹;M·恩格哈德特;F·克雷罗普 | 申请(专利权)人: | 因芬尼昂技术股份公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/311 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 郑立柱,张志醒 |
地址: | 德国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 将电介层安放到衬底(4)上用于制造具有导线和接点的金属化平面。首先进行穿过最上面两个电介层进入位于其下电介层的接点孔刻蚀,在此情况下此层的剩下的厚度基本上等于最上面层的厚度。随后对基本上同时暴露出其表面的第一电介层和第三电介层选择性地进行导线沟槽的刻蚀。在第一电介层和第三电介层的结构化之后生成在接点孔和导线沟槽中的接点和导线。 | ||
搜索关键词: | 制造 具有 至少 一个 金属化 平面 集成电路 方法 | ||
【主权项】:
1.制造具有至少一个金属化平面的集成电路的方法,-其中将一个第一电介层、一个第二电介层、一个第三电介层和一个第四电介层安放到衬底的一个表面上,在此情况下第一电介层和第三电介层,以及第二电介层和第四电介层分别具有同一的刻蚀性能,并且在此情况下第二电介层的厚度和第四电介层的厚度互相不同,-其中在采用规定接点孔布置的一个第一刻蚀掩模的条件下,如果第二电介层的厚度大于第四电介层的厚度的话,则穿过第四电介层和第三电介层如此深地刻蚀到第二电介层中,使得第二电介层剩下的厚度基本上等于第四电介层的厚度,并且如果第四电介层的厚度大于第二电介层的厚度的话,则如此深地刻蚀到第四电介层中,使得第四电介层剩下的厚度基本上等于第二电介层的厚度,-其中在采用规定导线沟槽布置的一个第二刻蚀掩模的条件下,首先实施用其刻蚀到第四电介层和第二电介层中的一种非选择性的刻蚀工艺,而不暴露出位于其下的第三电介层和第一电介层的表面,并且然后对第三电介层选择性地和对第一电介层选择性刻蚀第四电介层和第二电介层,直到分别暴露出第一电介层和第三电介层的位于其下的表面时为止,-其中刻蚀第三电介层和第一电介层,直到分别暴露出位于其下的表面时为止,-其中在接点孔中和在导线沟槽中生成金属化平面的含有金属的接点和导线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司,未经因芬尼昂技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/00812027.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造