[发明专利]用以执行多重指令组的数据处理装置

摘要

一种用以执行多重指令组的数据处理装置,包括一系统存储器,用以存储多个指令组的指令;一处理器核,用以执行这些指令组的主要指令;一程序计数寄存器,用以指示存储器中下一指令的地址;多个数据寄存器,用以存储指令的数据;一处理器状态寄存器,用以存储处理器的状态;一前置解码器,用以将非主要指令组翻译成为主要指令组;一快取存储器,用以存储主要指令;一解码器,用以将主要指令解码成控制处理器核的控制讯号;还包括一程序计数控制器和一总线。

主权项

1.一种用以执行多重指令组的数据处理装置，包括：一存储器，用以存储多个指令组的多个指令；一处理器核，用以执行这些指令中的一主要指令；一程序计数寄存器，用以定出存储于该存储器中，下一个指令的地址；多个数据寄存器，用以存储这些指令的数据；一处理器状态寄存器，用以存储该处理器核的一状态，其中该处理器核包括一指令组选择标记，以指示出这些指令组的现行指令；一前置解码器，用以将至少一个这些指令组转换成该主要指令；一快取存储器，用以存储该主要指令，其中该快取存储器包括一指令组选择标记，以指示出所存储指令线路的指令类别；一解码器，用以将该主要指令予以解码，其中该处理器核是用来执行用该解码器解码的主要指令；一程序计数控制器，对应该指令组选择标记，以修正一程序计数器值，以调整与该主要指令不同指令的长度；以及一总线，作为该快取存储器及系统存储器之间的接口。