[发明专利]一种相位可调的基带滤波优化实现方法及装置无效
| 申请号： | 01107665.8 | 申请日： | 2001-03-21 |
| 公开（公告）号： | CN1329412A | 公开（公告）日： | 2002-01-02 |
| 发明（设计）人： | 林巍;沈爱民 | 申请（专利权）人： | 深圳市中兴集成电路设计有限责任公司 |
| 主分类号： | H04J13/02 | 分类号： | H04J13/02;H03H17/02 |
| 代理公司： | 深圳睿智专利事务所 | 代理人： | 胡吉科 |
| 地址： | 518058 广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种相位可调基带滤波优化实现方法及装置,利用逻辑电路,完成48阶1∶4零插值滤波。尤其是让信号经过并串转换器510后分别经四组串行SDA(串行分布式算法)电路7101至7112、加法器7201至7208和移位寄存器5601至5604处理后,由四输入复用器430输出。并按需计算配置其中硬件位宽。本发明的优点在于所用的模块较为简单,数量较少,易于ASIC或FPGA实现,较大程度地节省了硬件资源,且相位可调。 | ||
| 搜索关键词： | 一种 相位 可调 基带 滤波 优化 实现 方法 装置 | ||
【主权项】：
1.一种相位可调的基带滤波优化实现方法，利用逻辑电路，完成48阶1∶4零插值滤波；其特征在于：让信号经过并串转换器(510)后分别经四组串行SDA(串行分布式算法)电路(7101至7112)、加法器(7201至7208)和移位寄存器(5601至5604)处理后，由四输入复用器(430)输出；该优化实现方法适用于所有预设系数的基带FIR(有限冲激响应)成形滤波并具有以下步骤：A.将数据宽度为m位，速率为nMcps的数据信号送入并串转换器(510)，得到速率为m*nMcps的串行码流(511)；B.将所述串行码流(511)分别送入4相4抽头SDA电路(7101至7104)；C.每组串行SDA电路和加法器有如下处理分步骤：C1.第一SDA电路(7101至7104)进行处理并将处理结果分别送第二SDA电路(7105至7108)和第一加法器(7201至7204)；C2.所述第二SDA电路将处理结果分别送第三SDA电路(7109至7112)和第一加法器(7201至7204)；C3.所述第一加法器的结果和所述第三SDA电路的结果均送第二加法器(7205至7208)；C4.由第二加法器将运算和送延时寄存器(5601至5604)；D.延时寄存器(5601至5604)每隔16时钟周期将第二加法器(7205至7208)送来的数据送复用器(430)并保持；E.复用器(430)对一至四路延时寄存器(7201至7204)送来的数据进行复用处理后输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市中兴集成电路设计有限责任公司，未经深圳市中兴集成电路设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01107665.8/，转载请声明来源钻瓜专利网。
