[发明专利]降低等离子损害的导流电路及半导体制造方法无效
| 申请号： | 01117696.2 | 申请日： | 2001-05-16 |
| 公开（公告）号： | CN1385907A | 公开（公告）日： | 2002-12-18 |
| 发明（设计）人： | 陈衣凡;卜起经;范寿康 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 台湾省新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种减少MOS晶体管的栅极氧化层遭受等离子损害的方法。先在基底上的MOS晶体管上形成一介电层。接着于介电层内蚀刻出一第一接触洞通达MOS晶体管的栅极,以及一第二接触洞通达基底的N型井,并于介电层上、第一接触洞以及第二接触洞内形成一导流电路,且于导流电路中电连接一断电区域,使MOS晶体管与N型井形成电连接,让在工艺中原本会进入栅极氧化层中的离子藉由导流电路被导至N型井内,以减少栅极氧化层遭受等离子损害,在完成MOS晶体管工艺之后,切断断电区域的电连接。 | ||
| 搜索关键词： | 降低 等离子 损害 导流 电路 半导体 制造 方法 | ||
【主权项】：
1.一种用来减少一金属氧化物半导体(MOS)晶体管的栅极氧化层遭受等离子损害的导流电路，该导流电路设于一半导体晶片上，该半导体晶片上包括一基底，该MOS晶体管设于该基底上，一介电层覆盖于该MOS晶体管上，以及该导流电路(bypass)设于该介电层之上，该导流电路包括：一至少包括一第一接触端与一第二接触端的导线，且该第一接触端电连接于该MOS晶体管顶部的一栅极导电层，而该第二接触端则电连接于该基底上的一掺杂区；以及一断电区域，设于该导线中，用来切断该导线与该MOS晶体管的电连接；其中该栅极氧化层中的离子藉由该导线被导至该掺杂区内，以减少该栅极氧化层遭受等离子损害。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01117696.2/，转载请声明来源钻瓜专利网。
- 上一篇：改进的方便叼饮防渗漏节流瓶盖
- 下一篇：一种复方中草药脱色技术
- 同类专利
- 专利分类
