[发明专利]用于提高总线效率的半导体存储器设备及存储器系统

摘要

公开了一种存储器设备,它包括存储器控制器时钟输入管脚,接收时钟信号;第一芯片选择信号输入管脚,从存储器控制器接收用于行地址选通的第一芯片选择信号;第二芯片选择信号输入管脚,从存储器控制器接收用于列地址选通的第二芯片选择信号;行命令输入管脚,从存储器控制器接收行命令;列命令输入管脚,从存储器控制器接收列命令;多个行地址输入管脚,从存储器控制器接收行地址;以及,多个列地址输入管脚,从存储器控制器接收列地址。

主权项

1.一种由存储器控制器所控制的存储器设备，包括：一时钟输入管脚，用于接收时钟信号；第一芯片选择信号输入管脚，用于从所述存储器控制器接收用于行地址选通的第一芯片选择信号；第二芯片选择信号输入管脚，用于从所述存储器控制器接收用于列地址选通的第二芯片选择信号；至少一个行命令输入管脚，用于从所述存储器控制器接收行命令；至少一个列命令输入管脚，用于从所述存储器控制器接收列命令；多个行地址输入管脚，用于从所述存储器控制器接收行地址；和多个列地址输入管脚，用于从所述存储器控制器接收列地址，其中，所述行命令和所述列命令是响应于所述时钟信号的两个连续的边缘而接收的，该时钟信号的两个连续的边缘分别与所述第一和第二芯片选择信号同步。