[发明专利]具有数据掩蔽引脚的半导体存储装置及包括该装置的存储系统

摘要

提供了一种在一存储系统中可以混合具有不同结构的存储模块的同步DRAM和包括该同步DRAM的存储系统。该同步DRAM包括在写入期间接收用于掩蔽输入数据的数据掩蔽信号的数据掩蔽引脚,并且在读取期间通过该数据掩蔽引脚输出与数据选通信号相同的信号。同步DRAM还包括用于缓冲从数据掩蔽引脚接收的数据掩蔽信号并且将其输出到一内部电路的数据掩蔽信号输入缓冲器,和用于缓冲内部产生的内部数据选通信号并且将其输出到数据掩蔽引脚的辅助数据选通信号输出缓冲器。另外,该同步DRAM还包括一可以外部控制的模式寄存器,并且辅助数据选通信号输出缓冲器由该模式寄存器的一输出信号控制。

主权项

1.一种与系统时钟信号同步工作并且响应于一时间选通信号而输出和输入数据的半导体存储装置，该半导体存储装置包括在写入期间接收用于掩蔽输入数据的数据掩蔽信号的数据掩蔽引脚，其中在读取期间通过该数据掩蔽引脚输出与数据选通信号相同的信号。