[发明专利]半导体器件

摘要

半导体器件具有在沟槽型的多个器件隔离区域之间形成的NPN(或PNP)横向3层柱状物,在3层柱状物的上表面上具有源极和栅极,在下表面上具有漏极。器件隔离区域的深度DT和其最小平面宽度WTmin和3层柱状物的宽度WP,被构成为满足3.75≤DT/WP≤60或者5.5≤DT/WTmin≤14.3这样的关系。采用这样的构成,可以实现高的耐压和低的导通电阻。

主权项

1.一种半导体器件，具备：具有第1和第2主面的第1导电类型的半导体衬底；被形成为距上述半导体衬底的上述第1主面具有规定深度DT的多个器件隔离区域，上述多个器件隔离区域构成为在多个沟槽的内部形成有绝缘物；在上述多个器件隔离区域之间形成的宽度为WP平面形状为网格状的横方向3层柱状物，上述3层柱状物，由在其深度方向上分别接连到上述多个器件隔离区域内相邻的2个上的第1导电类型的第1和第2柱状物层，和在上述第1和第2柱状物层之间形成的第2导电类型的第3柱状物层构成，上述3层柱状物的上述宽度WP和上述器件隔离区域的深度DT，具有3.75≤DT/WP≤60的关系；在上述第2导电类型的上述第3柱状物层的上表面上形成的第2导电类型的基极区域；在上述基极区域的上表面上选择性地形成的第1导电类型的源极区域；在上述源极区域和上述第1或第2柱状物层的上表面之间的上述基极区域上边与之绝缘地形成的栅极电极；在上述半导体衬底的上述第2主面上形成，接连到上述3层柱状物的下表面上的第1导电类型的漏极层。