[发明专利]可减少串列式ATA分离式实体层介面讯号数的电路构造及讯号编码方法

摘要

本发明是有关于一种ATA介面的电路构造,尤指一种可减少串列式ATA分离式实体层介面讯号数的电路构造,其分离式实体层芯片主要是包含至少一并列至串列转换器、至少一串列至并列转换器、至少一锁相回路、至少一发送器、至少一接收器及至少一OOB讯号侦测器,利用数字与模拟分离的构造,将高频模拟电路制作于分离式实体层芯片中,而数字电路部分则可整合于储存媒体控制器中,进而确保数字控制芯片的生产合格率,并利用介面信号本身的特性及十位元资料编码的特性,将控制讯号及状态讯号以一多准位讯号传送或编码到资料讯号中,以减少分离式实体层芯片与主控制芯片连接所需的介面讯号数。

主权项

1、一种可减少串列式ATA分离式实体层介面讯号数的电路构造，其特征是包含有：一并列串列转换器，分别利用一组并列讯号发送线及一组并列讯接收线连接至一储存媒体控制器，用以将来自储存媒体控制器的并列讯号转换为串列讯号，及将串列讯号转换为并列讯号而传送至该储存媒体控制器；一锁相回路，连接该并列串列转换器，用以产生资料讯号传输所需的时脉讯号，并可将一参考时脉讯号传送至该储存媒体控制器；至少一发送器，连接该并列串列转换器，各发送器皆可将转换为串列式的资料讯号，藉由一组串列讯号发送线传送到其连接的一串列式ATA装置；至少一接收器，连接该并列串列转换器，各接收器皆可通过一组串列讯号接收线，将接收自所连接串列式ATA装置的资料讯号传送到该并列串列转换器，而由并列串列转换器将资料讯号转换为并列式讯号后再传送至储存媒体控制器；及至少一OOB讯号侦测器，分别连接于各对应接收器的接收讯号线，用以侦测串列式ATA装置的运作状况，并可将侦测所得的多组讯号传送至该储存媒体控制器。