[发明专利]非易失性半导体存储装置

摘要

非易失性半导体存储装置,具有将多个双存储单元分别按行方向和列方向排列而成的存储单元阵列区,该双存储单元具有由1个字栅和2个控制栅来控制的第1、第2MONOS存储单元。存储单元阵列区,拥有按行方向分割且以列方向作为长方向的多个扇区。多个扇区各自具有按列方向分割的小型块。在由相邻的2个小型块隔开的两侧的局部驱动器区,分别配置第1～第4控制栅线驱动器。第1～第4控制栅驱动器,是将相对应的1个小型块内的第1、第2控制栅电位与其他小型块独立设定。

主权项

1.一种非易失性半导体装置，其特征在于：具有存储单元阵列区，将多个拥有由1个字栅和第1、第2控制栅控制的第1、第2非易失性存储元件的双存储单元分别在行方向和列方向排列而构成；控制栅驱动部，驱动上述存储单元阵列区内的上述多个双存储单元的各自的上述第1、第2控制栅，上述存储单元阵列区，具有按上述行方向分割的多个扇区，上述多个扇区，各自具有按上述列方向分割的多个块区，上述控制栅驱动部，具有与上述多个块区的每1个分别相对应的多个控制栅驱动器，上述多个控制栅驱动器，能够将各自对应的1个块区内的上述第1、第2控制栅电位独立于其它块区进行设定。