[发明专利]半导体存储装置有效
| 申请号： | 02122786.1 | 申请日： | 2002-06-11 |
| 公开（公告）号： | CN1391166A | 公开（公告）日： | 2003-01-15 |
| 发明（设计）人： | 三浦誓士;鲇川一重 | 申请（专利权）人： | 株式会社日立制作所 |
| 主分类号： | G06F12/06 | 分类号： | G06F12/06 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种具有大容量非易失性存储体的半导体存储装置，以使大容量的非易失性存储体的存取时间及随机存取存储体的存取时间相匹配。本发明的半导体存储装置包含非易失性存储体，其具有第1读取时间；随机存取存储体，其具有第2读取时间，其读取时间较前述第1读取时间至少少100倍以上；电路，与前述非易失性存储体及前述随机存取存储体结合，并包含一控制电路，用于控制对前述随机存取存储体及前述非易失性存储体的存取；及多个输入输出端子，与前述电路结合。本发明通过将FLASH的数据传送给DRAM对DRAM存取，以使存取时间匹配，并适时从DRAM将数据写回FLASH，以使数据匹配及保存。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，其包含：非易失性存储体，其具有第1读取时间；随机存取存储体，其具有第2读取时间，其读取时间较前述第1读取时间至少少100倍以上；电路，其与前述非易失性存储体及前述随机存取存储体结合，并包含一控制电路，用于控制对前述随机存取存储体及前述非易失性存储体的存取；及多个输入输出端子，与前述电路结合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所，未经株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02122786.1/，转载请声明来源钻瓜专利网。
- 上一篇：将置换路信息整合于目录的关联高速缓存
- 下一篇：光拾取装置
