[发明专利]高集成度积层基材制造方法有效
| 申请号： | 02140388.0 | 申请日： | 2002-07-02 |
| 公开（公告）号： | CN1395463A | 公开（公告）日： | 2003-02-05 |
| 发明（设计）人： | 何昆耀;宫振越 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | H05K3/46 | 分类号： | H05K3/46;B32B31/00 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 沙捷,王初 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种积层基材，由多个介电层以及多个线路层交互堆栈构成。其中，介电层中具有多个导通孔，而线路层通过介电层中的导通孔而彼此电性连接，本实施例的积层基材结构的特征在于介电层之间的线路层图案为与传统的孔环垫设计不同，而采取黏着力较佳的高信赖度的嵌入式结构设计无导通孔环垫。本发明还公开了一种积层基材的制造方法，系先进行具有图案化线路的介电层以及具有导通孔的介电层的制作，当具有图案化线路的介电层以及具有导通孔的介电层制作完成之后，再将其同步进行对位并压合以完成积层基材的制作。 | ||
| 搜索关键词： | 集成度 基材 制造 方法 | ||
【主权项】：
1.一种积层基材制造方法，其特征在于，包括：提供一第一支撑体；于该第一支撑体上形成一图案化线路；于该第一支撑体上形成一第一介电层，该第一介电层覆盖住该图案化线路，以于该第一支撑体上形成一具有图案化线路的介电层；提供一第二支撑体；于该第二支撑体上形成多个导通孔柱；于该第二支撑体上形成一第二介电层，这些导通孔柱突出于该第二介电层，以于该第二支撑体上形成一具有导通孔柱的介电层；以及将多个具有图案化线路的介电层与多个具有导通孔柱的介电层对位并压合，以使得些导通孔柱刺穿该第一介电层而与该图案化线路电性连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02140388.0/，转载请声明来源钻瓜专利网。
- 上一篇：石英砂选矿工艺
- 下一篇：自动选择拨接公众交换电话或网络电话的通信设备及方法
