[发明专利]用于DMA、任务终止和同步操作的缓存一致保持无效
| 申请号： | 200580018879.1 | 申请日： | 2005-05-31 |
| 公开（公告）号： | CN101617298A | 公开（公告）日： | 2009-12-30 |
| 发明（设计）人： | 伊塔伊·佩莱德;摩西·安舍尔;雅各布·埃弗拉特;阿隆·埃尔达尔 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 黄启行;穆德骏 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于在存储器缓存(105)上执行一致操作存储器缓存控制结构，包括：接收处理器，用于接收(301)包括与主存储器(103)相关的多个地址的地址组的地址组指示。地址组指示可包括任务标识以及对应于主存储器(103)的存储器块的地址范围。控制单元(303)顺序地处理缓存线组的每一线。具体地，通过评价匹配标准，确定每一缓存线是否与地址组的地址相关联。如果满足匹配标准，则在缓存线上执行一致操作。如果在一致操作和其他存储器操作之间存在冲突，则一致装置抑制一致操作。本发明允许缓存一致操作的减小的持续时间。该持续时间还与一致操作所包括的主存储器空间的大小无关。 | ||
| 搜索关键词： | 用于 dma 任务 终止 同步 操作 缓存 一致 保持 | ||
【主权项】：
1.一种用于在存储器缓存(105)上执行一致操作的存储器缓存控制结构，包括：用于接收(301)用于地址组的地址组指示的装置，该地址组包括与主存储器(103)相关联的多个地址；其特征在于：处理装置(303)，用于顺序地处理缓存线组的每一缓存线；该处理装置(303)包括：匹配装置，用于通过评价匹配标准确定缓存线是否与地址组的地址相关联；一致装置，用于如果满足匹配标准，则在缓存线上执行一致操作；以及用于确定在一致操作和另一存储器操作之间是否存在冲突的装置，其中一致装置操作为如果存在冲突则抑制一致操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580018879.1/，转载请声明来源钻瓜专利网。
