[发明专利]通过阳极化埋置p+硅锗层获得的应变绝缘体上硅无效
| 申请号： | 200580022513.1 | 申请日： | 2005-05-27 |
| 公开（公告）号： | CN101120442A | 公开（公告）日： | 2008-02-06 |
| 发明（设计）人： | 托马斯·N.·亚当;斯蒂芬·W.·贝戴尔;乔尔·P.·德索扎;基思·E.·佛格尔;亚历山大·雷茨尼采克;德温德拉·K.·萨达纳;加瓦姆·沙赫迪 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/20 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种避免晶片键合的制造应变绝缘体上硅(SSOI)衬底的成本有效和可工艺制造的方法。该方法包括在衬底上生长各种外延半导体层，其中至少一层半导体层是在应变半导体层下方的掺杂且弛豫的半导体层；借助电解阳极化过程将掺杂且弛豫的半导体层转化成多孔半导体；以及氧化将多孔半导体转化成埋置氧化物层。所述方法提供了SSOI衬底，其包括在衬底上的弛豫的半导体层；在该弛豫的半导体层上的高质量埋置氧化物层；以及在该高质量埋置氧化物层上的应变半导体层。根据本发明，弛豫的半导体层和应变半导体层具有相同的晶体学取向。 | ||
| 搜索关键词： | 通过 阳极 化埋置 硅锗层 获得 应变 绝缘体 | ||
【主权项】：
1.一种制造绝缘体上应变半导体(SSOI)衬底的方法，包括步骤：提供如下结构：该结构包括衬底、在该衬底上的弛豫的半导体层、在该弛豫的半导体层上的掺杂且弛豫的半导体层、以及在该掺杂且弛豫的半导体层上的应变半导体层，所述弛豫的半导体层、所述掺杂且弛豫的半导体层和所述应变半导体层都具有相同的晶体学取向；将应变半导体层下方的掺杂且弛豫的半导体层转化成埋置多孔层；以及对包括埋置多孔层的结构退火，以提供绝缘体上应变半导体衬底，其中在所述退火期间将埋置多孔层转化成埋置氧化物层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580022513.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
