[发明专利]一种低存储器开销的固定基FFT处理器及其方法无效
| 申请号： | 200610012048.X | 申请日： | 2006-05-31 |
| 公开（公告）号： | CN101082906A | 公开（公告）日： | 2007-12-05 |
| 发明（设计）人： | 王江;黑勇;仇玉林 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F17/14 | 分类号： | G06F17/14;H04L27/26 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 段成云 |
| 地址： | 100029*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及无线通讯技术领域，特别是一种操作数无冲突生成的低存储器开销的固定基FFT处理器及其方法。引入8个循环移位寄存器，将存储器划分为8个存储体，8个操作数并行访问，同时对于每帧的输入计数寄存器按帧交替按照大端、小端译码模式，实现本帧时域点输入和上帧频域点输出共享同一存储器，蝶算单元需要的8个操作数的地址由大端、小端译码模式产生，并且8个操作数分散在8个不同的存储体中，可以并行访问。步骤如下：FFT处理器初始化完成；第一帧时域数据并行读取操作数；运算存储器的数据进入蝶算单元；蝶算单元的数据进入复数乘法单元；第二帧时域数据输入I/O存储器；第三帧时域数据数据写入，两者共享I/O存储器。 | ||
| 搜索关键词： | 一种 存储器 开销 固定 fft 处理器 及其 方法 | ||
【主权项】：
1，一种操作数无冲突生成的低存储器开销的固定基FFT处理器，其特征为，引入8个循环移位寄存器，并将存储器划分为8个存储体，实现8个操作数并行访问，同时对于每帧的输入计数寄存器按帧交替按照大端、小端译码模式，实现本帧时域点输入和上帧频域点输出共享同一存储器，蝶算单元需要的8个操作数的地址由大端、小端译码模式产生，并且8个操作数分散在8个不同的存储体中，可以并行访问。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610012048.X/，转载请声明来源钻瓜专利网。
- 上一篇：晶片的切削方法
- 下一篇：在销售点站中的支票码字行识别的联机纠正
