[发明专利]防止位线崩溃的COB－DRAM的位线制作方法有效
| 申请号： | 200610026588.3 | 申请日： | 2006-05-16 |
| 公开（公告）号： | CN101075093A | 公开（公告）日： | 2007-11-21 |
| 发明（设计）人： | 颜进甫;罗飞;肖德元 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | G03F7/20 | 分类号： | G03F7/20;G03F7/26;G03F1/00;H01L21/00 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 李勇 |
| 地址： | 201203*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及防止位线崩溃的COB－DRAM的位线制作方法。该方法采用“相反－位线”(Reverse－Bitline)制作方法。即在形成位线插塞金属以及淀积第一氧化物层后进行位线沟槽刻蚀，然后形成位线间隔层后，填充位线金属与氧化物层之间的阻障层及位线金属，并对其进行平坦化以及回蚀，形成位线，再形成硬掩模以及淀积第二氧化物层而制成。该方法的优点是不管位线的检测关键尺寸是否太小，都不会产生位线崩溃的问题。 | ||
| 搜索关键词： | 防止 崩溃 cob dram 制作方法 | ||
【主权项】：
1.防止位线崩溃的COB-DRAM的位线制作方法，包括如下步骤：a)淀积用于形成第二多晶硅接触孔(Poly Two Contact，P2C)的氧化物层；b)刻蚀形成第二多晶硅接触孔(即，Poly Two Contact 1，P2C 1和Poly Two Contact 2，P2C2)；c)进行金属插塞的接触金属与氧化物层之间的阻障层(Barrier)金属淀积及金属插塞的接触金属淀积；d)进行其阻障层与金属插塞的接触金属的平坦化，终止于形成第二多晶硅接触孔的氧化物层；e)淀积一第一氧化物层，及形成位线沟槽光刻胶图案；f)位线沟槽刻蚀；g)位线间隔层淀积，及其回蚀(Etching Back)；h)位线金属与氧化物层之间的阻障层(Barrier)金属淀积；i)位线金属淀积，及其平坦化，终止于已形成位线沟槽的第一氧化物层；j)位线金属回蚀(Etching Back)；k)位线硬掩模材料淀积，及其回蚀，停止于已形成位线沟槽的第一氧化物层；l)淀积第二氧化物层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610026588.3/，转载请声明来源钻瓜专利网。
