[发明专利]完全缓存OLED显示屏列控制电路无效

专利信息
申请号: 200610118169.2 申请日: 2006-11-09
公开(公告)号: CN101064091A 公开(公告)日: 2007-10-31
发明(设计)人: 陈章进;徐美华;冉峰;郑方;姜玉稀 申请(专利权)人: 上海大学
主分类号: G09G3/32 分类号: G09G3/32;G09G3/30;G09G3/20;H05B33/08;H05B33/14;H05B37/02;H01L51/50;H01L27/32
代理公司: 上海上大专利事务所 代理人: 何文欣
地址: 200444*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种完全缓存OLED显示屏列控制电路。它包括输入数据为串行输入信号和输出数据为串行输出信号的串行器,以及从串行器输入串行数据的缓存器,还包含有从缓存器输入所有数据和输出列数据的选择器,串行器有使能端输入串行使能信号,缓存器输入的锁入信号和清零信号为同步信号,选择器有选择端输入选择权值输入信号,串行器、缓存器和选择器采用统一的全局时钟。本发明电路中,适当增大图像缓存,以提高显示的扫描效率并降低扫描中的亮度损失。
搜索关键词: 完全 缓存 oled 显示屏 控制电路
【主权项】:
1.一种完全缓存OLED显示屏列控制电路,包括输入数据为串行输入信号cdin(22)和输出数据为串行输出信号cdout(23)的串行器(31),以及从串行器(31)输入串行数据sdata(44)的缓存器(32),其特征在于:(1)还包含有从缓存器(32)输入所有数据1data(49)和输出列数据cdata(27)的选择器(33);(2)所述的串行器(31)有使能端输入串行使能信号cdena(48);(3)所述的缓存器(32)输入的锁入信号1atch(25)和清零信号clrn(26)为同步信号;(4)所述的选择器(33)有选择端输入选择权值输入信号sel(40);(5)所述的串行器(31)、缓存器(32)和选择器(33)采用统一的全局时钟clk(41)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海大学,未经上海大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610118169.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top