[发明专利]自对准堆叠栅极及其制造方法无效

申请号：	200610136602.5	申请日：	2006-10-31
公开（公告）号：	CN101174560A	公开（公告）日：	2008-05-07
发明（设计）人：	张格荥;张骕远	申请（专利权）人：	力晶半导体股份有限公司
主分类号：	H01L21/28	分类号：	H01L21/28;H01L21/336;H01L21/8247;H01L29/423;H01L29/788;H01L27/115
代理公司：	北京市柳沈律师事务所	代理人：	陶凤波
地址：	中国台湾新竹***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	于一非挥发性存储体中，提供一种自对准堆叠栅极的制造方法，包含下列步骤a)提供一衬底；b)于衬底上依序形成一第一介电层、一第一导电层以及一屏蔽层；c)部份蚀刻屏蔽层、第一导电层、第一介电层以及衬底，以形成一浅沟渠；d)以一第二介电层填满浅沟渠以形成一浅沟渠隔离(shallowtrench isolation，STI)单元，并移除屏蔽层；e)全面形成一第二导电层；f)部份蚀刻第二导电层以于第一导电层上形成一侧壁；g)部份移除浅沟渠隔离单元以暴露部份的第二导电层与第一导电层的侧壁；h)依序沉积一第三介电层与一第三导电层；以及i)部份蚀刻第三导电层，即可获得具高耦合比(coupling ratio)的自对准堆叠栅极。
搜索关键词：	对准堆叠栅极及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种自对准堆叠栅极的制造方法，包含下列步骤：a)提供一衬底；b)于该衬底上依序形成一第一介电层、一第一导电层以及一屏蔽层；c)部份蚀刻该屏蔽层、该第一导电层、该第一介电层以及该衬底，以形成一浅沟渠；d)以一第二介电层填满该浅沟渠以形成一浅沟渠隔离单元，并移除该屏蔽层；e)全面形成一第二导电层；f)部份蚀刻该第二导电层以于该第一导电层上形成一侧壁；g)部份移除该浅沟渠隔离单元以暴露部份的该第二导电层与该第一导电层的侧壁；h)依序沉积一第三介电层与一第三导电层；以及i)部份蚀刻该第三导电层，即可得该自对准堆叠栅极。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司，未经力晶半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/200610136602.5/，转载请声明来源钻瓜专利网。

同类专利

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]自对准堆叠栅极及其制造方法无效

专利文献下载