[发明专利]具有原位嵌入的纳米层以改善机械性能的低k电介质CVD膜形成工艺有效
| 申请号： | 200680007406.6 | 申请日： | 2006-03-08 |
| 公开（公告）号： | CN101138085A | 公开（公告）日： | 2008-03-05 |
| 发明（设计）人： | 宋·V.·恩古彦;萨拉赫·L.·雷恩;埃里克·G.·里尼格尔;井田健作;达里尔·D.·雷斯塔诺 | 申请（专利权）人： | 国际商业机器公司;索尼株式会社 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L23/52;H01L29/40 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 康建忠 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种材料叠层(12)，该材料叠层(12)包含具有约1E－10米/秒或更大的断裂速度的一个或更多个膜(14)和在一个或更多个膜(14)内或与其直接接触的至少一个单层(16)，其中，至少一个单层(16)将材料叠层(12)的断裂速度降低到小于1E－10米/秒的值。一个或更多个膜(14)不限于低k电介质，而可包含诸如金属的材料。在优选的实施例中，提供具有约3.0或更小的有效介电常数k的低k电介质叠层(12)，其中，通过将至少一个纳米层(16)引入电介质叠层(12)中，叠层(12)的机械性能得到改善。在不明显增加叠层(12)内的膜的介电常数并且不需要使本发明的电介质叠层(12)经受任何后处理步骤的情况下，机械性能的改善得到实现。 | ||
| 搜索关键词： | 具有 原位 嵌入 纳米 改善 机械性能 电介质 cvd 形成 工艺 | ||
【主权项】：
1.一种电介质叠层(12)，包括：至少一个电介质材料(14)，所述至少一个电介质材料(14)具有约3.0或更小的介电常数；和包含Si和O的原子的至少一个纳米层(16)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司;索尼株式会社，未经国际商业机器公司;索尼株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680007406.6/，转载请声明来源钻瓜专利网。
