[发明专利]本发明的低功率阵列乘法器背景无效
| 申请号： | 200680015658.3 | 申请日： | 2006-03-17 |
| 公开（公告）号： | CN101171569A | 公开（公告）日： | 2008-04-30 |
| 发明（设计）人： | 法尔哈德·福阿德·伊斯兰 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F7/53 | 分类号： | G06F7/53 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 刘国伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种阵列乘法器，其包含包括多个阵列元件的部分乘积阵列以及最终进位传播加法器。将小于所述部分乘积阵列的相应尺度的运算数朝向所述阵列的最高有效行或列移位，以降低用于计算所述运算数的乘积的阵列元件的数目。可通过切断到达所述阵列元件的功率或通过用前导零填补所述移位运算数来减少未使用的阵列元件中的切换活动。可通过在所述部分乘积阵列中具有绕过非实质阵列元件的旁路线且通过将部分总和及进位直接馈入到所述最终进位传播加法器来实现额外的功率节省。还可绕过所述进位传播加法器的元件以实现进一步的功率减小。 | ||
| 搜索关键词： | 发明 功率 阵列 乘法器 背景 | ||
【主权项】：
1.一种将两个运算数相乘的方法，其包含：将两个运算数输入到阵列乘法器中，其中所述阵列乘法器包含含有N×M个阵列元件的阵列和最终进位传播加法器，使得至少一个运算数朝向所述阵列的最高有效行或列位移，以减少用于计算所述运算数的乘积的阵列元件的数目；以及在所述阵列乘法器中将所述运算数相乘。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680015658.3/，转载请声明来源钻瓜专利网。
- 上一篇：排名设定系统、排名设定程序以及存储有该程序的记录介质
- 下一篇：套管插入系统
