[发明专利]并行输入/输出自测试电路和方法有效
| 申请号： | 200680024385.9 | 申请日： | 2006-05-04 |
| 公开（公告）号： | CN101213520A | 公开（公告）日： | 2008-07-02 |
| 发明（设计）人： | G·P·克里什南;E·瓦德拉马尼;T·S·蒙代 | 申请（专利权）人： | 赛普雷斯半导体公司 |
| 主分类号： | G06F11/00 | 分类号： | G06F11/00;G01R31/28 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘杰;王忠忠 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种并行数据传输测试系统可以包括具有输入选择器电路(104－0至104－N)的接收器部分(100)，该输入选择器电路将接收的测试数据提供至逻辑调整电路(106－0至106－N)，该逻辑调整电路“逻辑校正”多个输入测试值以除去故意引入的相互之间的逻辑差异(例如，翻转)。结果组合电路(108)可以逻辑组合输出数据值并提供结果序列至模式序列测试电路(110)。 | ||
| 搜索关键词： | 并行 输入 输出 测试 电路 方法 | ||
【主权项】：
1.一种并行数据传输测试电路，包括：接收器部分，包含：多个输入逻辑调整电路，每个输入逻辑调整电路耦合成从相应的并行数据传输线接收测试数据值序列，每个逻辑调整电路根据第一选择值选择性地翻转每个所接收的测试数据值，以产生逻辑校正数据值；逻辑电路，逻辑组合逻辑校正数据值以输出相加测试数据值序列；以及比特模式序列测试电路，判定该相加测试数据值序列是否对应于预期测试数据值序列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛普雷斯半导体公司，未经赛普雷斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680024385.9/，转载请声明来源钻瓜专利网。
