[发明专利]定时发生器及半导体试验装置有效
| 申请号： | 200680027946.0 | 申请日： | 2006-07-28 |
| 公开（公告）号： | CN101233420A | 公开（公告）日： | 2008-07-30 |
| 发明（设计）人： | 须田昌克 | 申请（专利权）人： | 株式会社爱德万测试 |
| 主分类号： | G01R31/3183 | 分类号： | G01R31/3183 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 李香兰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 能够使实时控制定时发生器的可变延迟电路的电路形成为简单的构成，且确保定时容限(Eye开口)。定时发生器的可变延迟电路(10)包括：具有级联连接的多个时钟脉冲用缓冲器(13－1～13－n)的延迟电路(11)、级联连接的多个数据用缓冲器(15－11～15－nn)、依照来自延迟电路(11)的时钟脉冲将数据输出到数据用缓冲器(15－11～15－nn)的数据保持电路(16－0～16－n)，数据用缓冲器(15－11～15－nn)附加给数据的延迟量等同于与之对应的时钟脉冲用缓冲器(13－1～13－n)附加给时钟脉冲的延迟量。 | ||
| 搜索关键词： | 定时 发生器 半导体 试验装置 | ||
【主权项】：
1.一种定时发生器，具备对数据附加规定的延迟量并输出的可变延迟电路，所述可变延迟电路包括：延迟电路，其具有级联连接的多个时钟脉冲用缓冲器，多个逻辑与电路，其与将该延迟电路每隔规定延迟时间划分时的各级分别对应地配备、并从其对应的级由一个输入端子输入时钟脉冲，数据用缓冲器，其与这些多个逻辑与电路的其他输入端子分别连接，并且输入所述数据而在对该输入的数据附加一定的延迟量后向所述逻辑与电路发送；由所述数据用缓冲器附加给所述数据的延迟量等同于由与该数据用缓冲器所连接的逻辑与电路对应的级的时钟脉冲用缓冲器附加给所述时钟脉冲的延迟量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社爱德万测试，未经株式会社爱德万测试许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680027946.0/，转载请声明来源钻瓜专利网。
- 上一篇：植物总苷的制备方法
- 下一篇：一种以离子液体为催化剂进行环状碳酸酯水解的方法
