[发明专利]用于制造受应力的MOS器件的方法有效
| 申请号： | 200680028397.9 | 申请日： | 2006-07-20 |
| 公开（公告）号： | CN101233606A | 公开（公告）日： | 2008-07-30 |
| 发明（设计）人： | I·佩多斯;M·M·佩莱拉 | 申请（专利权）人： | 先进微装置公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 戈泊 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种在半导体衬底中和上制造受应力之MOS器件(stressed MOS device)(30)之方法。该方法包括下列步骤：形成覆于半导体衬底上之栅电极(gate electrode)(66)，以及于该半导体衬底(36)中刻蚀第一沟槽(82)和第二沟槽(84)，该第一沟槽和第二沟槽形成为对准于该栅电极(66)。选择性地生长应力引发材料(stress inducing material)(90)于第一沟槽和第二沟槽中，并将导电率判定杂质离子植入于应力引发材料(90)中以在该第一沟槽(82)中形成源极区域(92)和在该第二沟槽(84)中形成漏极区域(94)。于该离子植入步骤后，沉积机械硬材料层(96)在该应力引发材料上以维持于衬底中引发之应力。 | ||
| 搜索关键词： | 用于 制造 应力 mos 器件 方法 | ||
【主权项】：
1.一种于半导体衬底(36)中和半导体衬底(36)上制造受应力的MOS器件(30)的方法，包括下列步骤：形成栅电极(66)覆于所述半导体衬底(36)上；于所述半导体衬底中刻蚀刻蚀第一沟槽(82)和第二沟槽(84)，所述第一沟槽和第二沟槽与所述栅电极(66)形成队列；于所述第一沟槽(82)和所述第二沟槽(84)中选择性地生长应力引发材料(90)；离子注入导电率决定掺杂离子于所述应力引发材料(90)中以于所述第一沟槽(82)中形成源极区域(92)及于所述第二沟槽(84)中形成漏极区域(94)；以及于所述注入步骤后形成机械硬材料(96)层覆于所述应力引发材料(90)上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司，未经先进微装置公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680028397.9/，转载请声明来源钻瓜专利网。
- 上一篇：电子商务购物方法和系统
- 下一篇：用于管理无线装置上的固件检验的设备及方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
