[发明专利]具有稳健数据读出的存储器以及读出数据的方法有效

专利信息
申请号: 200680031794.1 申请日: 2006-08-29
公开(公告)号: CN101253570A 公开(公告)日: 2008-08-27
发明(设计)人: B·L·翰特尔;张莎彦 申请(专利权)人: 飞思卡尔半导体公司
主分类号: G11C7/02 分类号: G11C7/02
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 秦晨
地址: 美国得*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种存储器(100),包括第一(116)和第二(118)读出放大器、第一逻辑门(120)、第一三态驱动器(130)以及锁存器(180)。第一读出放大器(116)耦连到第一局部数据线并且具有用于将指示所选存储单元的状态的信号提供到第一局部数据线上的输出端子。第二读出放大器(118)耦连到第二局部数据线并且具有用于将指示所选存储单元的状态的信号提供到第二局部数据线上的输出端子。第一三态驱动器(130)具有耦连到第一逻辑门(120)的输出端子的数据输入端子,用于接收第一选择信号的控制输入端子,以及耦连到全局数据线的输出端子。锁存器(180)具有耦连到全局数据线(170)的输入/输出端子。
搜索关键词: 具有 稳健 数据 读出 存储器 以及 方法
【主权项】:
1.一种存储器,包括:第一读出放大器,耦连到第一局部数据线,具有用于将指示所选存储单元的状态的信号提供到所述第一局部数据线上的输出端子;第二读出放大器,耦连到第二局部数据线,具有用于将指示所选存储单元的状态的信号提供到所述第二局部数据线上的输出端子;第一逻辑门,具有耦连到所述第一读出放大器的所述输出端子的第一输入端子、耦连到所述第二读出放大器的所述输出端子的第二输入端子、以及输出端子;第一三态驱动器,具有耦连到所述第一逻辑门的所述输出端子的数据输入端子、用于接收第一选择信号的控制输入端子、以及耦连到全局数据线的输出端子;以及锁存器,具有耦连到所述全局数据线的输入/输出端子。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200680031794.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top