[发明专利]双栅极非易失性存储器及其制造方法无效
| 申请号： | 200680035502.1 | 申请日： | 2006-09-26 |
| 公开（公告）号： | CN101273441A | 公开（公告）日： | 2008-09-24 |
| 发明（设计）人： | 赫尔本·多恩博斯;皮埃尔·戈阿兰 | 申请（专利权）人： | NXP股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/423;H01L29/792;H01L29/788 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种位于衬底层上的非易失性存储器，该衬底层包括半导体源区和漏区、半导体沟道区、电荷存储叠层和控制栅极；沟道区呈鳍状，具有两个侧壁部分和顶部区，并且在所述源区和所述漏区之间延伸；电荷存储叠层位于所述源区和所述漏区之间，并且在鳍状沟道区上方延伸，并与所述鳍状沟道区的长度方向垂直；控制栅极与电荷存储叠层接触，其中将存取栅极设置为与一个侧壁部分相邻，并由间层栅氧化层分离，电荷存储叠层与鳍状沟道区在另一个侧壁部分上接触，并通过间层栅氧化层与沟道隔离。 | ||
| 搜索关键词： | 栅极 非易失性存储器 及其 制造 方法 | ||
【主权项】：
1.一种位于衬底层上(2)的非易失性存储器，包括半导体源区和漏区(3)、半导体沟道区(4)、电荷存储叠层(7，8，9；7，11，12)和控制栅极(10，13)；沟道区(4)呈鳍状，具有两个侧壁部分(4a、4b)和顶部部分(4c)，并且在所述源区和所述漏区之间延伸；电荷存储叠层(7，8，9；7，11，12)位于所述源区和所述漏区(3)之间，并且在鳍状沟道区(4)上方延伸，并与所述鳍状沟道区(4)的长度方向(X)实质上垂直；控制栅极(10；13)与电荷存储叠层(7，8，9；7，11，12)接触，其中：将存取栅极(5a)设置为与一个侧壁部分(4a)相邻，并由间层栅氧化层(6)分离，以及电荷存储叠层(7，8，9；7，11，12)与鳍状沟道区(4)在另一个侧壁部分(4b)上接触，并通过间层栅氧化层(6)与沟道(4)隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司，未经NXP股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680035502.1/，转载请声明来源钻瓜专利网。
- 上一篇：可蒸汽灭菌的血液分离装置
- 下一篇：用于线性致动器的外部机械互锁装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
