[发明专利]用于图形处理器的并行阵列结构有效
| 申请号： | 200680047739.1 | 申请日： | 2006-12-18 |
| 公开（公告）号： | CN101371247A | 公开（公告）日： | 2009-02-18 |
| 发明（设计）人： | 约翰·M·丹斯金;约翰·S·蒙特里;约翰·埃里克·林霍尔姆;史蒂文·E·莫尔纳;马克·J·弗伦奇 | 申请（专利权）人： | 辉达公司 |
| 主分类号： | G06F15/80 | 分类号： | G06F15/80;G06F12/02;G09G5/36 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 王允方 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于图形处理器的并行阵列结构，其包括：多线程核心阵列，其包括多个处理群集，每一处理群集包括至少一个可操作以执行像素着色器程序的处理核心，所述像素着色器程序从覆盖数据产生像素数据；光栅化器，其经配置以针对多个像素的每一者产生覆盖数据；以及像素分配逻辑，其经配置以将所述覆盖数据从所述光栅化器传递到所述多线程核心阵列中的所述处理群集中的一者。所述像素分配逻辑至少部分基于第一像素在图像区域中的位置而选择将所述第一像素的所述覆盖数据传递到其的所述处理群集中的一者。所述处理群集可在没有交叉开关的情况下直接映射到所述帧缓冲器分区，使得将像素数据直接从所述处理群集传递到适当的帧缓冲器分区。或者，耦合到所述处理群集的每一者的交叉开关经配置以将像素数据从所述处理群集传递到具有多个分区的帧缓冲器。所述交叉开关经配置以使得由所述处理群集的任一者产生的像素数据可传递到所述帧缓冲器分区中的任一者。 | ||
| 搜索关键词： | 用于 图形 处理器 并行 阵列 结构 | ||
【主权项】：
1.一种图形处理器，其包含：多线程核心阵列，其包括多个处理群集，每一处理群集包括至少一个可操作以执行像素着色器程序的处理核心，所述像素着色器程序从覆盖数据产生像素数据；光栅化器，其经配置以针对多个像素的每一者产生覆盖数据；以及像素分配逻辑，其经配置以将所述覆盖数据从所述光栅化器传递到所述多线程核心阵列中的所述处理群集中的一者，其中所述像素分配逻辑至少部分基于第一像素在图像区域内的位置而选择将所述第一像素的所述覆盖数据传递到其的所述处理群集中的所述一者。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于辉达公司，未经辉达公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680047739.1/，转载请声明来源钻瓜专利网。
