[发明专利]可缩小布局面积的半导体存储器件

摘要

在第1金属布线层上设置供给N阱电压(VDDB)的金属(312)。金属(312)通过共有接触(216和219)与设置在N阱区内的有源层(300)进行电耦合，对N阱区供给N阱电压(VDDB)。在第3金属布线层上设置供给P阱电压(VSSB)的金属(332、333)。供给N阱电压(VDDB)的金属(312)因形成使用了第1金属布线层的金属的结构，故无需向下层的打基础区域，只要确保P阱电压(VSSB)的金属(332、333)的向下层的打基础区域即可。因此，可缩小供电单元(PMC)的Y方向的长度，并可缩小供电单元的布局面积。

主权项

1.一种半导体存储器件，其中，具备具有多个存储单元和多个供电单元的存储器阵列，其中，上述多个存储单元被配置成矩阵状，并且每个都包括：第2导电类型的1对负载晶体管，形成在第1导电类型的第1阱区；以及第1导电类型的1对驱动晶体管，形成在第2导电类型的第2阱区，连接成与上述负载晶体管构成触发器，上述多个供电单元的每个与存储单元列对应地设置，构成用于对上述第1和第2阱区供电而设置的行，上述第1和第2阱区在列方向延伸，在行方向交替配设，该半导体存储器件还具备：第1电源线，沿行方向与上述多个供电单元对应地设置，与上述供电单元电耦合，用于对上述第1阱区供给第1电源电压；以及第2电源线，沿行方向与上述多个供电单元对应地设置，与上述供电单元电耦合，用于对上述第2阱区供给第2电源电压，上述第1电源线经设置在与第1金属布线层之间的接触，与上述第1阱区电耦合，上述第2电源线在上述第1金属布线层的上层形成，经分别设置在与各金属布线层之间的多个接触，与上述第2阱区电耦合。