[发明专利]半导体器件及其制造方法

摘要

一种半导体器件，包括：第一互连图案，嵌入第一绝缘膜中；第二绝缘膜，在该第一绝缘膜的上方覆盖该第一互连图案；互连槽，形成在该第二绝缘膜的上部；通孔，在该第二绝缘膜的下部从该互连槽向下延伸，该通孔暴露该第一互连图案；第二互连图案，填充该互连槽；插塞，在该通孔中从该第二互连图案向下延伸，并且与该第一互连图案接触；以及阻挡金属膜，形成在该第二互连图案与该互连槽之间，该阻挡金属膜连续地覆盖该插塞的表面，其中，该插塞具有穿过该第一互连图案的表面而侵入该第一互连图案的顶端部，该互连槽具有平坦的底面，以及该阻挡金属膜在该插塞的侧壁表面处的膜厚比在该插塞的顶端部处的膜厚大。

主权项

1.一种半导体器件，包括：第一互连图案，嵌入第一绝缘膜中；第二绝缘膜，在所述第一绝缘膜的上方覆盖所述第一互连图案；互连槽，形成在所述第二绝缘膜的上部；通孔，在所述第二绝缘膜的下部从所述互连槽向下延伸，所述通孔暴露所述第一互连图案；第二互连图案，填充所述互连槽；插塞，在所述通孔中从所述第二互连图案向下延伸，并且与所述第一互连图案接触；以及阻挡金属膜，形成在所述第二互连图案与所述互连槽之间，所述阻挡金属膜连续地覆盖所述插塞的表面，其中，所述插塞具有一顶端部，该顶端部穿过所述第一互连图案的表面侵入所述第一互连图案，所述互连槽具有平坦的底面，以及所述阻挡金属膜在所述插塞的侧壁表面处的膜厚比在所述插塞的所述顶端部处的膜厚大。