[发明专利]串行接口设备和图像形成装置

摘要

串行I/F具有：FIFO部分，根据PCLK向其写入m比特或n比特(m＜n)并行数据；FIFO读取器，用于根据FCLK，每次以m比特来读取写入FIFO部分的并行数据；并行/串行转换器，用于根据PLLCLK，将FIFO读取器所读取的m比特并行数据转换为1比特串行数据；PLL电路，用于通过将PCLK乘以因子m或n，来产生PLLCLK；以及分频电路，用于通过将PLLCLK的频率除以m，来产生FCLK。这里，控制PLL电路的乘法因子，使之根据写入FIFO部分的并行数据的比特数而改变。这可以灵活地处理具有不同总线宽度的并行输入，而不会极大地增加设备的规模和成本。

主权项

1.一种串行接口设备，包括：FIFO部分，根据第一时钟信号，向该FIFO部分写入m比特或n比特(m＜n)并行数据；FIFO读取器，用于根据第二时钟信号，每次以m比特来读取写入所述FIFO部分的并行数据；并行/串行转换器，用于根据第三时钟信号，将所述FIFO读取器所读取的m比特并行数据转换为1比特串行数据；PLL电路，用于通过将第一时钟信号乘以因子m或n，来产生第三时钟信号；以及分频电路，用于通过将第三时钟信号的频率除以m，来产生第二时钟信号，其中，控制所述PLL电路的乘法因子，使之根据写入所述FIFO部分的并行数据的比特数而改变。