[发明专利]半导体器件及其制造方法无效
| 申请号： | 200710112194.4 | 申请日： | 2004-08-04 |
| 公开（公告）号： | CN101093856A | 公开（公告）日： | 2007-12-26 |
| 发明（设计）人： | 小野升太郎;川口雄介;中川明夫 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/38;H01L29/423;H01L21/336 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供能提高开关特性的半导体器件及其制造方法。纵式MOSFET，在漏区(21)上形成基区(22)，在该基区中形成源区(23)。形成沟槽(24)，其从上述源区的表面贯穿该基区，深度至少到达漏区的附近。在沟槽的侧壁和底部形成栅绝缘膜(25)，栅电极(26)的至少一部分形成在沟槽内。上述基区的杂质浓度分布具有源区与基区的界面附近的第1峰值、及在基区与漏区的界面附近且低于上述第1峰值的第2峰值；由上述第1峰值决定阈值电压，由上述第2峰值决定基区的掺杂量。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，其特征在于，包括：第1导电型的第1半导体层；第2导电型的第2半导体层，形成在上述第1半导体层上；第1导电型的第3半导体层，形成在上述第2半导体层中，与上述第1半导体层电分离；沟槽，从上述第3半导体层的表面贯通上述第3半导体层，深度至少到达上述第1半导体层的附近；第1绝缘膜，形成在上述沟槽的侧壁和底部；第1电极，至少一部分形成在上述沟槽内的上述第1绝缘膜上，与上述第1至第3半导体层电分离，上述第2半导体层的沿着上述沟槽的侧面的杂质浓度的分布具有上述第3半导体层与上述第2半导体层的界面附近的第1峰值、及在上述第2半导体层与上述第1半导体层的界面附近且低于上述第1峰值的第2峰值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710112194.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
