[发明专利]半导体存储器件及其制造方法无效
| 申请号： | 200710129185.6 | 申请日： | 2007-07-13 |
| 公开（公告）号： | CN101105977A | 公开（公告）日： | 2008-01-16 |
| 发明（设计）人： | 菅原宽 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | G11C17/18 | 分类号： | G11C17/18;G11C29/44 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器件，包括：存储器阵列(1)；内部地址提供单元(2)，配置用于响应于外部地址而产生第一内部地址；第一熔丝单元(4a)，配置为包括集成的熔丝和反熔丝；地址切换电路(3)，配置用于基于第一内部地址而产生第二内部地址；以及解码器电路(5)，配置用于响应于第二内部地址而选择存储器阵列(1)的存储器单元。内部地址提供单元(2)配置为能够固定第一内部地址中的特定地址位。第二内部地址包括：熔丝无关地址位，根据所述第一内部地址中特定地址位之外的地址位而产生，与第一熔丝单元(4a)的状态无关；以及熔丝有关地址位，具有与所述第一熔丝单元(4a)的状态以及所述特定地址位的值相对应的值。 | ||
| 搜索关键词： | 半导体 存储 器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体存储器件，包括：存储器阵列；内部地址提供单元，配置用于响应于外部地址而产生第一内部地址；第一熔丝单元，配置为包括集成的熔丝和反熔丝；地址切换电路，配置用于基于所述第一内部地址而产生第二内部地址；以及解码器电路，配置用于响应于所述第二内部地址而选择所述存储器阵列的存储器单元。其中，所述内部地址提供单元配置为能够固定所述第一内部地址中的特定地址位，其中，所述第二内部地址包括：熔丝无关地址位，根据所述第一内部地址中所述特定地址位之外的地址位而产生，与所述第一熔丝单元的状态无关；以及熔丝有关地址位，具有与所述第一熔丝单元的所述状态以及所述特定地址位的值相对应的值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710129185.6/，转载请声明来源钻瓜专利网。
- 上一篇：缝纫机的润滑结构
- 下一篇：用于提供回转约束最小代价缓冲的方法和系统
