[发明专利]在半导体器件中形成微图案的方法无效
| 申请号： | 200710139994.5 | 申请日： | 2007-08-07 |
| 公开（公告）号： | CN101271826A | 公开（公告）日： | 2008-09-24 |
| 发明（设计）人： | 郑宇荣 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/027;H01L21/033;H01L21/311;H01L21/3213;H01L21/768 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 彭久云;许向华 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种在半导体器件中形成精细图案的方法，其包括在半导体基板上形成目标层、硬掩模层与第一牺牲图案；在硬掩模层与第一牺牲图案上形成一绝缘层与第二牺牲层；进行第一蚀刻工艺以使第二牺牲层保留在第一牺牲图案间的绝缘层上而形成第二牺牲图案；去除位于第一牺牲图案上及第一与第二牺牲图案间的绝缘层；利用第一与第二牺牲图案作为蚀刻掩模，经第二蚀刻工艺蚀刻硬掩模层以形成掩模图案；及利用硬掩模图案作为蚀刻掩模，经第三蚀刻工艺蚀刻目标层。 | ||
| 搜索关键词： | 半导体器件 形成 图案 方法 | ||
【主权项】：
1. 一种在半导体器件中形成精细图案的方法，此方法包括：在半导体基板上形成目标层、硬掩模层与第一牺牲图案；在硬掩模层与第一牺牲图案上形成绝缘层与第二牺牲层；进行第一蚀刻工艺以使第二牺牲层保留在第一牺牲图案间的绝缘层上而形成第二牺牲图案；移除位于第一牺牲图案上及第一与第二牺牲图案间的绝缘层；利用第一与第二牺牲图案作为蚀刻掩模，经第二蚀刻工艺蚀刻硬掩模层以形成掩模图案；及利用硬掩模图案作为蚀刻掩模，经第三蚀刻工艺蚀刻目标层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710139994.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
