[发明专利]制造薄膜晶体管阵列基底的方法

摘要

本发明提供了一种制造具有改进的可靠性的薄膜晶体管(TFT)阵列基底的方法。通过在形成TFT的栅电极之后执行用于离子注入的光刻工艺，根据本发明示例性实施例的制造TFT阵列基底的方法可通过TFT的栅电极来防止可移动离子从光致抗蚀剂移动到TFT的沟道，另外，通过由用于PMOS TFT的沟道掺杂工艺来形成存储电容器的下电极，根据本发明另一示例性实施例的制造TFT阵列基底的方法可以省略用于形成存储电容器的下电极的光刻工艺。

主权项

1、一种制造薄膜晶体管阵列基底的方法，包括：在基底的整个表面上形成缓冲层；在其上形成有缓冲层的基底上形成第一薄膜晶体管的半导体层、第二薄膜晶体管的半导体层和存储电容器的下电极图案，其中，第一薄膜晶体管是p沟道金属氧化物半导体薄膜晶体管，第二薄膜晶体管是n沟道金属氧化物半导体薄膜晶体管；将第一离子注入到第一薄膜晶体管的半导体层、第二薄膜晶体管的半导体层和存储电容器的下电极图案中，以对第一薄膜晶体管的半导体层和第二薄膜晶体管的半导体层执行沟道掺杂，并形成存储电容器的下电极，其中，在注入第一离子之后，第一薄膜晶体管的半导体层、第二薄膜晶体管的半导体层和存储电容器的下电极中的第一离子的浓度的范围为5×1016原子/cm3至3×1017原子/cm3，第一离子包括磷或硼；在基底的具有第一薄膜晶体管的半导体层、第二薄膜晶体管的半导体层和存储电容器的下电极的整个表面上形成栅极绝缘层；在栅极绝缘层上的与其中将形成有第一薄膜晶体管的沟道的区域叠置的区域中形成第一薄膜晶体管的栅电极，在栅极绝缘层上的与其中将形成有第二薄膜晶体管的沟道的区域叠置的区域中形成第二薄膜晶体管的栅电极，在栅极绝缘层上的与存储电容器的下电极叠置的区域中形成存储电容器的上电极；将第二离子注入到第二薄膜晶体管的半导体层中的其中将形成有第二薄膜晶体管的源区和漏区的区域中，从而形成以5×1020原子/cm3至2×1021原子/cm3的浓度掺杂的第二薄膜晶体管的源区和漏区，其中，第二离子包括磷、砷、锑或铋；将第三离子注入到第一薄膜晶体管的半导体层中，从而形成以5×1020原子/cm3至2×1021原子/cm3的浓度掺杂的第一薄膜晶体管的源区和漏区，其中，第三离子包括硼、铝、镓或铟；利用第二薄膜晶体管的栅电极作为掩模同时将第四离子注入到第二薄膜晶体管的半导体层和第一薄膜晶体管的半导体层中，从而形成以5×1018原子/cm3至2×1019原子/cm3的浓度掺杂的第二薄膜晶体管的轻度掺杂的漏区，其中，第四离子包括磷、砷、锑或铋。