[发明专利]校准电路无效
| 申请号： | 200710141754.9 | 申请日： | 2007-08-21 |
| 公开（公告）号： | CN101131867A | 公开（公告）日： | 2008-02-27 |
| 发明（设计）人： | 余公秀之;藤泽宏树 | 申请（专利权）人： | 尔必达存储器股份有限公司 |
| 主分类号： | G11C11/407 | 分类号： | G11C11/407;G11C11/4063;G11C11/4076 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 孙纪泉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种校准电路，包含第一副本缓冲器和第二副本缓冲器，第一副本缓冲器具有与组成输出缓冲器的上拉电路实质相同的电路配置，而第二副本缓冲器具有与组成输出缓冲器的下拉电路实质相同的电路配置。当发出第一校准命令ZQCS时，激活控制信号ACT1或ACT2，并实行第一副本缓冲器或第二副本缓冲器的校准操作。当发出第二校准命令ZQCL时，激活控制信号ACT1、ACT2，并实行第一副本缓冲器和第二副本缓冲器的校准操作。 | ||
| 搜索关键词： | 校准 电路 | ||
【主权项】：
1.一种校准电路，用于调整具有上拉电路和下拉电路的输出缓冲器的阻抗，所述校准电路包括：第一副本缓冲器，具有与所述上拉电路和所述下拉电路之一实质相同的电路配置；以及第二副本缓冲器，有与所述上拉电路和所述下拉电路中另一个实质相同的电路配置，其中响应第一校准命令，交替实行第一副本缓冲器校准操作和第二副本缓冲器校准操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于尔必达存储器股份有限公司，未经尔必达存储器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710141754.9/，转载请声明来源钻瓜专利网。
