[发明专利]DLL电路和具有该电路的半导体设备

摘要

一种DLL电路，包括：延迟电路，其输出第一和第二经过延迟的时钟信号，该时钟信号通过根据控制信号选择的延迟时间延迟参考时钟信号而获得；插值电路，其插值经过延迟的时钟信号之间的相差以输出内部时钟信号；输出电路，其产生预定的信号；伪输出电路，其具有与输出电路同样的传输特性，并输出与该预定信号具有相同相位的反馈时钟信号；相位比较电路，其比较参考时钟信号与反馈时钟信号的相位；延迟控制电路，其在两个相位都相等的方向上控制该控制信号；其中，第二延迟时钟信号的延迟时间比第一延迟时钟信号大等于该参考时钟信号一个周期的值。

主权项

1.一种DLL电路，包括：延迟电路，来自外部的参考时钟信号输入到其中，该延迟电路输出第一延迟时钟信号，该第一延迟时钟信号通过以根据第一控制信号选择的延迟时间延迟所述参考时钟信号而获得，并且该延迟电路输出第二延迟时钟信号，该第二延迟时钟信号通过以根据第二控制信号选择的延迟时间延迟所述参考时钟信号而获得；插值电路，其插值所述第一延迟时钟信号和所述第二延迟时钟信号之间的相位差以输出内部时钟信号；输出电路，其利用作为时序参考的所述内部时钟信号而产生预定信号，并输出所述预定信号到外部；伪输出电路，其具有与所述输出电路同样的传输特性，所述内部时钟信号输入到其中，并且该伪输出电路输出具有与所述预定信号相同相位的反馈时钟信号；相位比较电路，其比较所述参考时钟信号的相位与所述反馈时钟信号的相位；第一延迟控制电路，其在所述相位比较电路中比较的两个相位彼此相等的方向上控制所述第一控制信号；以及第二延迟控制电路，其在所述相位比较电路中比较的两个相位彼此相等的方向上控制所述第二控制信号，其中所述第二延迟时钟信号受到控制使得其延迟时间以等于所述参考时钟信号一个周期的量大于所述第一延迟时钟信号的延迟时间。