[发明专利]同步半导体存储器件无效
| 申请号： | 200710147300.2 | 申请日： | 2007-09-06 |
| 公开（公告）号： | CN101140792A | 公开（公告）日： | 2008-03-12 |
| 发明（设计）人： | 金贤真;宋镐永;朴润植;张星珍 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种同步半导体存储器件包括输出控制信号发生器，其响应于通过将内部时钟信号除以n获得的延迟内部时钟信号、通过延迟该内部时钟信号获得的第一采样信号和第二采样信号、通过将内部时钟信号除以n获得的第一输出控制时钟信号、以及列地址选通(CAS)等待时间信号，而生成与通过延迟读取信息信号所获得的信号对应的输出控制信号。该同步半导体存储器件还包括数据输出缓冲器，其通过响应于所述输出控制信号以及所述第一输出控制时钟信号而缓冲内部数据，来输出数据。 | ||
| 搜索关键词： | 同步 半导体 存储 器件 | ||
【主权项】：
1.一种同步半导体存储器件，包括：输出控制信号发生器，其响应于通过将内部时钟信号除以n(n为等于或大于2的偶数)所获得的延迟内部时钟信号、通过延迟该内部时钟信号获得的第一采样时钟信号和第二采样时钟信号、通过将该内部时钟信号除以n获得的第一输出控制时钟信号、以及列地址选通(CAS)等待时间信号，而生成与通过延迟读取信息信号所获得的信号对应的输出控制信号；以及数据输出缓冲器，其通过响应于所述输出控制信号以及所述第一输出控制时钟信号而缓冲内部数据，来输出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710147300.2/，转载请声明来源钻瓜专利网。
