[发明专利]半导体装置无效
| 申请号： | 200710160857.X | 申请日： | 2007-12-27 |
| 公开（公告）号： | CN101211902A | 公开（公告）日： | 2008-07-02 |
| 发明（设计）人： | 儿玉亲亮;伊东干彦 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L25/065;H01L23/488;H01L23/498 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 吴丽丽 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供半导体装置。能够使多芯片封装小型化以及轻薄化，此外能够简化封装内的接线。涉及本发明的半导体装置，具备，封装衬底(100)；具有长方形的上面的层叠在上述封装衬底(100)上的第1以及第2半导体芯片(10、20)，上述第1半导体芯片(10)具有沿着一条短边W1设置的多个第1焊盘(11)，上述第2半导体芯片(20)具有沿着1条短边设置的多个第2焊盘(21)，层叠成由上述第2半导体芯片的长边和没有设置上述多个第2焊盘(21)的短边组成的顶点，和由上述第1半导体芯片(10)的长边和没有设置上述多个第1焊盘(11)的短边的顶点在上下重合，第1以及第2半导体芯片(10、20)的长边交叉。 | ||
| 搜索关键词： | 半导体 装置 | ||
【主权项】：
1.一种半导体装置，其特征在于包括：封装衬底；和第1以及第2半导体芯片，具有长方形的上面，在上述封装衬底上叠层，上述第1半导体芯片具有沿着1条短边设置的多个第1焊盘，上述第2半导体芯片具有沿着1条短边设置的多个第2焊盘，叠层为由上述第2半导体芯片的长边和没有设置上述多个第2焊盘的短边组成的顶点，和由上述第1半导体芯片的长边和没有设置上述多个第1焊盘的短边组成的顶点在上下重合，第1以及第2半导体芯片的长边交叉。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710160857.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
