[发明专利]动态随机存取记忆电路、集成电路与读写存储器单元方法

摘要

一种动态随机存取记忆电路、集成电路与读写存储器单元方法。DRAM总体位元线选择电路使用一最佳化的高速操作电路耦接一对区域位元线以及组合的感测放大器至总体位元线。选择电路与方法减少甚至消除传统技术的字符线干扰效应。结合选择电路的DRAM电路与架构对于在含有其它逻辑电路的集成电路中的嵌入式DRAM特别有用。在读取操作中，选择电路将适当的总体位元线直接放电至地，因此加速读取周期。在写入操作中使用特定的控制电路将写入数据自总体位元线耦合至选择的区域位元线。

主权项

1.一种动态随机存取存储器电路，包括：多个存储器单元，排列成多个阵列并且耦接至多个字元线与多条区域位元线，其中上述区域位元线安排成多个区域位元线对，各上述区域位元线对包括一条区域位元线与一条互补区域位元线，各存储器单元包括一储存电容，各存储器单元耦接至上述字符线之一以及上述区域位元线对之一；多个感测放大器，具有一对差动感测端点，各上述感测放大器耦接至上述区域位元线对之一，其中一第一感测端点耦接至上述区域位元线对中的上述区域位元线，一第二感测端点耦接至上述区域位元线对中的上述互补区域位元线，用以感测上述区域位元线对之间的一差动电压，并且用以放大上述差动电压至一较大的差动电压值；多个等化电路，耦接至各上述区域位元线对，用以将一既定电压耦合至上述区域位元线，并且根据一控制信号将上述区域位元线耦接在一起；多个读取选择电路，各上述读取选择电路耦接至各上述区域位元线对，用以根据一读取选择信号将上述区域位元线与上述互补区域位元线分别耦接至一总体位元线以及一互补总体位元线；以及多个写入选择电路，各上述写入选择电路耦接至各上述区域位元线对，用以根据一写入选择信号将上述总体位元线的数据耦合至上述区域位元线，以及将上述互补总体位元线的数据耦合至上述互补区域位元线。