[发明专利]半导体集成电路及其制造方法

摘要

本发明提供一种半导体集成电路及其制造方法。既能实现高制造成品率又能以小的开销补偿MOS晶体管的阈值电压的标准离差。半导体集成电路(Chip)，包含在有源模式期间处理输入信号In的CMOS电路(Core)、控制开关(Cnt_SW)、以及控制存储器(Cnt_MM)。控制开关(Cnt_SW)，分别向CMOS电路的PMOS(Qp1)的N阱(N_Well)和NMOS(Qn1)的P阱(P_Well)供给PMOS衬底偏压(Vbp)和NMOS衬底偏压(Vbn)。控制存储器(Cnt_MM)存储指示至少在上述有源模式期间是否从上述控制开关分别向上述CMOS电路的上述PMOS的上述N阱和上述NMOS的上述P阱供给上述PMOS衬底偏压和上述NMOS衬底偏压的控制信息(Cnt_Sg)。

主权项

1.一种半导体集成电路，其特征在于，包括：CMOS电路，在有源模式期间处理输入信号；控制开关，分别向上述CMOS电路的PMOS的N阱和NMOS的P阱供给PMOS衬底偏压和NMOS衬底偏压；以及控制存储器，存储指示是否至少在上述有源模式期间从上述控制开关分别向上述CMOS电路的上述PMOS的上述N阱和上述NMOS的上述P阱供给上述PMOS衬底偏压和上述NMOS衬底偏压的控制信息。