[发明专利]用于减小芯片面积的半导体器件结构及其制备方法

摘要

本发明公开了一种通过改变上拉晶体管和下列晶体管的连接结构来减小芯片面积的用于制备半导体器件的方法。该半导体器件可以包括含第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管的上拉和下拉晶体管，顺序串联布置的该第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管在SRAM上形成，以及在该各个上拉晶体管和下拉晶体管之上形成的线式触点和金属线路。为了将包含第一下拉晶体管和第一上拉晶体管的反相器连接到相对反相器，通过金属线路将在第一下拉晶体管和第一上拉晶体管之上形成的线式触点彼此连接，而为了将包含第二上拉晶体管和第二下拉晶体管的反相器连接到相对反相器，通过金属线路将在第二上拉晶体管和第二下拉晶体管之上形成的线式触点彼此连接。

主权项

1.一种装置，包括：在SRAM之上串联布置的第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管；以及在各个上拉和下拉晶体管之上形成的多个线式触点和金属线路，其中为了将由所述第一下拉晶体管和第一上拉晶体管形成的反相器连接到相对反相器，通过金属线路将在所述第一下拉晶体管和第一上拉晶体管之上形成的线式触点彼此连接，而为了将由所述第二上拉晶体管和第二下拉晶体管形成的反相器连接到相对反相器，通过金属线路将在所述第二上拉晶体管和第二下拉晶体管之上形成的线式触点彼此连接。