[发明专利]制造半导体器件的方法无效
| 申请号： | 200710307125.9 | 申请日： | 2007-12-27 |
| 公开（公告）号： | CN101211865A | 公开（公告）日： | 2008-07-02 |
| 发明（设计）人： | 刘载善;吴相录 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/84 | 分类号： | H01L21/84;H01L21/027;H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造包含第一区域与第二区域的半导体器件的方法，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在第一区域中形成的蚀刻目标图案的密度，该方法包括：提供含有该第一区域与该第二区域的衬底；在该衬底上形成蚀刻目标层；在该蚀刻目标层上形成硬掩模层；蚀刻该硬掩模层以分别在该第一区域与第二区域中形成第一硬掩模图案与第二硬掩模图案；减小在第二区域中形成的第二硬掩模图案的宽度；及使用该第一硬掩模图案与具有减小宽度的该第二硬掩模图案作为蚀刻阻挡，来蚀刻该蚀刻目标层，以在该第一区域与第二区域中形成蚀刻目标图案。 | ||
| 搜索关键词： | 制造 半导体器件 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，该半导体器件包含第一区域和第二区域的，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在该第一区域中形成的蚀刻目标图案的图案密度，该方法包括：提供含有该第一区域和该第二区域的衬底；在该衬底上形成蚀刻目标层；在该蚀刻目标层上形成硬掩模层；蚀刻该硬掩模层，以分别在该第一区域和第二区域中形成第一硬掩模图案和第二硬掩模图案；减小在该第二区域中形成的第二硬掩模图案的宽度；和使用该第一硬掩模图案和具有减小宽度的该第二硬掩模图案作为蚀刻阻挡来蚀刻该蚀刻目标层，以在该第一区域和第二区域中形成蚀刻目标图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710307125.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于图像传感器的半导体器件
- 下一篇：分层存储器读取/写入微指令调度器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
