[发明专利]用于测试用于具有可独立寻址的子单元的数据存储装置的数据导引逻辑的方法和设备有效
| 申请号： | 200780007275.6 | 申请日： | 2007-03-05 |
| 公开（公告）号： | CN101395674A | 公开（公告）日： | 2009-03-25 |
| 发明（设计）人： | 拉克希米康德·马米莱蒂;阿南德·克里希纳穆尔蒂;克林特·韦恩·芒福德;桑贾伊·B·帕特尔 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 刘国伟 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 通过提供用于存储器阵列存储位置的每一可寻址子单元的数据总线通道来测试存储器阵列的I/O中的读取和写入数据导引逻辑。每一总线通道连接到比较器的数据输入。BIST控制器通过所述写入导引逻辑将测试模式写入到所述存储器，且并行读取所述测试模式以测试所述写入导引逻辑。所述BIST控制器并行地将测试模式写入到所述存储器，并通过所述读取导引逻辑读取所述测试模式以测试所述读取导引逻辑。在两种情况下，专用于每一总线通道的单独比较器检验所述子单元数据在所述数据总线通道与存储器存储位置子单元之间适当移位。所述比较器在正常操作期间被有效停用以防止逻辑门切换。 | ||
| 搜索关键词： | 用于 测试 具有 独立 寻址 单元 数据 存储 装置 导引 逻辑 方法 设备 | ||
【主权项】：
1. 一种测试插入在具有N个数据通道的数据总线与包括多个存储位置的存储器阵列之间的接口的写入数据导引逻辑的方法，每一存储位置包括N个对应可寻址子单元，所述方法包括，对于每一存储位置：将第一数据模式写入到至少N-1个子单元；将不同于所述第一数据模式的第二数据模式从N个总线通道中的一者通过所述写入数据导引逻辑写入到所述N个子单元中的非对应一者；使用所有N个总线通道读取所有N个子单元；以及对于每一子单元，将从所述阵列读取的数据与写入到所述子单元的所述相应第一或第二数据模式进行比较。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780007275.6/，转载请声明来源钻瓜专利网。
