[发明专利]提高HVMOS器件性能的方法有效
申请号: | 200780015965.6 | 申请日: | 2007-03-12 |
公开(公告)号: | CN101461045A | 公开(公告)日: | 2009-06-17 |
发明(设计)人: | V·埃瓦诺;J·C·米特罗斯 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京纪凯知识产权代理有限公司 | 代理人: | 赵蓉民 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开的方法可制造具有变化的沟道长度和基本相似的阈值电压的漏极扩展金属氧化物半导体(DEMOS)器件。为第一和第二器件选择阈值电压。形成第一和第二阱区域(204)。第一和第二漏极扩展区域(206)形成于所述阱区域内。第一和第二背栅(208)区域根据选择的阈值电压形成于所述阱区域内。第一和第二栅极结构形成于具有变化的沟道长度的第一和第二阱区域的上方。第一源极区域(212)形成于第一背栅区域之内并且第一漏极区域形成于第一漏极扩展区域之内。第二源极区域形成于第二背栅区域内并且第二漏极区域形成于漏极扩展区域内。 | ||
搜索关键词: | 提高 hvmos 器件 性能 方法 | ||
【主权项】:
1. 一种制造漏极扩展的半导体器件的方法,所述方法包括:形成第一阱区域于设计用于具有第一沟道长度的器件的半导体主体的第一区域内;形成第二阱区域于设计用于具有第二沟道长度的器件的半导体主体的第二区域内;根据共有的阈值电压形成背栅阱区域于所述第一和第二区域内,其中所述第一和第二区域中形成的所述背栅阱区域具有相等的背栅长度和掺杂浓度;形成第一漏极扩展于所述第一区域内;形成第二漏极扩展区域于所述第二区域内;根据所述第一沟道长度形成第一栅极结构于所述第一区域内;根据所述第二沟道长度形成第二栅极结构于所述第二区域内;形成第一漏极区域于所述第一漏极扩展区域内;形成第二漏极区域于所述第二漏极扩展区域内;形成第一源极区域于所述第一区域内的所述背栅阱区域内;以及形成第二源极区域于所述第二区域内的所属背栅阱区域内。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200780015965.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造