[发明专利]具有高写入并行度的用于快闪存储器的列冗余有效
| 申请号： | 200780046296.9 | 申请日： | 2007-11-12 |
| 公开（公告）号： | CN101563675A | 公开（公告）日： | 2009-10-21 |
| 发明（设计）人： | 西莫内·巴托里;斯特凡诺·苏里科;安德烈亚·萨科;马里亚·莫斯托拉 | 申请（专利权）人： | 爱特梅尔公司 |
| 主分类号： | G06F11/00 | 分类号： | G06F11/00 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 孟 锐 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 冗余存储器阵列(300)具有r个列的冗余存储器单元(306)、r个冗余读出(312)和一冗余列解码器(308)。冗余地址寄存器(332)存储有缺陷的正规存储器单元的地址。以n个各含r个锁存器的群组提供冗余锁存器(338)。冗余比较逻辑(330)将有缺陷的正规存储器单元的地址与外部输入地址进行比较。如果比较为真，则提供：DISABLE_LOAD信号(333)，其用以停用n个各含m个列的群组中的一者的正规读出(310)；ENABLE_LATCH信号(334)，其去往所述n个各含m个列的群组中的一者，以停用对应的正规读出；以及r个REDO信号(336)中的一者，其去往所述n个群组中的被停用的一个群组中的所述r个冗余锁存器(338)中的相应一者。所述冗余锁存器(338)中的选定一者激活所述r个冗余读出(312)中的一者以存取冗余列。 | ||
| 搜索关键词： | 具有 写入 并行 用于 闪存 冗余 | ||
【主权项】：
1.一种具有列冗余的存储器电路，其包含：正规存储器阵列，其具有正规列解码器和正规读出；冗余存储器阵列，其具有冗余列解码器和冗余读出；多个冗余锁存器，其耦合到所述冗余读出中的至少一者；冗余比较逻辑电路，其经配置以将有缺陷的正规存储器单元的地址与输入地址进行比较，以停用用于有缺陷的正规存储器的所述正规读出，并启用耦合到所述冗余读出中的一者的对应的冗余锁存器以激活所述冗余存储器阵列中的冗余列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱特梅尔公司，未经爱特梅尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780046296.9/，转载请声明来源钻瓜专利网。
- 上一篇：减震羽毛球网球拍
- 下一篇：一种防阻挡的气管插管
