[发明专利]半导体存储器件及其读出放大器电路

摘要

本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。

主权项

1.一种半导体器件，其特征在于：包括存储器阵列，包括多条字线、多条数据线、以及在上述多条字线和上述多条数据线的各交点配置的多个存储单元；和读出放大器电路，连接在由上述多条数据线构成的多个数据线对的每一个数据线对上，其中，上述读出放大器电路包括第一导电型的第一MISFET对、上述第一导电型的第二MISFET对、以及与上述第一导电型不同的第二导电型的第三MISFET对，上述第一MISFET对中一者的栅极与上述数据线对中的与上述第一MISFET对中另一者的漏极对应设置的数据线彼此连接，上述第二MISFET对中一者的栅极与上述第二MISFET对中另一者的漏极彼此连接，上述第三MISFET对中一者的栅极与上述第三MISFET对中另一者的漏极彼此连接，上述第一MISFET对包括由具有上述第一导电型的第一晶体管和具有上述第一导电型的第二晶体管构成的晶体管对，上述第一晶体管的漏极连接在具有上述第一导电型的第四MISFET的源极上，上述第二晶体管的漏极连接在具有上述第一导电型的第五MISFET的源极上，上述第四MISFET和上述第五MISFET的漏极分别连接在上述数据线对上。