[发明专利]结构化单元阵列中的可变尺寸软存储器宏及相关的方法有效
| 申请号： | 200810009546.8 | 申请日： | 2008-01-07 |
| 公开（公告）号： | CN101236788A | 公开（公告）日： | 2008-08-06 |
| 发明（设计）人： | D·刘易斯 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G11C17/10 | 分类号： | G11C17/10;H03K19/173 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 赵蓉民 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本说明书提供了一种结构化单元阵列中的可变尺寸软存储器宏及相关的方法。可以使用结构化特定用途集成电路(结构化ASIC)的逻辑单元(HLE)来提供不同尺寸的存储器模块。可以使用这些技术中的任意一个或多个，以推动其用于各种对这样的存储器模块具有不同要求(例如，根据尺寸)的用户设计。例如，可以提供存储器模块的预先设计的宏，然后如果需要，组合它们以提供各种尺寸的存储器模块。对于存储器电路的某些部分(例如，存储器核心)要遵守布局约束，而其他部分(例如，地址预解码电路、写入和读出数据寄存器等)可能相对自由地定位。 | ||
| 搜索关键词： | 结构 单元 阵列 中的 可变 尺寸 存储器 相关 方法 | ||
【主权项】：
1.一种包括一个混合逻辑元件阵列的结构化ASIC上的存储器电路，该存储器包括：第一复数个混合逻辑元件，其被掩模编程，以提供存储器单元阵列；第二复数个混合逻辑元件，其被掩模编程，以提供用于选择性地对存储器单元阵列中的行进行寻址的行解码器；和第三复数个混合逻辑元件，其被掩模编程，以提供用于存储器单元阵列的读出数据缓冲器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810009546.8/，转载请声明来源钻瓜专利网。
